#混合键合
#cusio2混合键合 #cusicn混合键合
划重点：8寸12寸 W2W D2W混合键合全流程代工解决办法--可靠背面减薄，等离子切割，超薄晶圆 12寸12um
#BUMP晶圆
#RDL重布线晶圆
#812寸混合键合全流程代加工
#812寸混合键合标准晶圆
#812寸光刻显影刻蚀镀膜抛光电镀
摘要—本工作提出了一种系统方法，通过在工艺流程关键步骤进行高精度网格测量来优化芯片对晶圆键合工艺中的混合键合套刻。该方法能够准确表征芯片畸变并识别主要贡献因素。定量评估了关键步骤（如芯片切割引起的应力释放、芯片贴放和键合）的影响。基于芯片畸变分析，提出了不同的校正策略并通过仿真进行了评估，展示了低于80 nm的键合套刻性能。
关键词—芯片对晶圆（D2W），混合键合，芯片畸变，扫描仪校正，掩模版校正，异构集成
文章名：Enabling Scalable Die-to-Wafer Hybrid Bonding Through Die Distortion Correction and Grid Measurement
作者：Alex Hsu、Imene Jadli、Anne Jourdain、Samuel Suhard、Etienne De Poortere、Andy Miller、Koen Kennes、Victor Blanco、Amir-Hossein Tamaddon、Eric Beyne
单位：
1.Technology Development Center, ASML Veldhoven, Netherlands
2.IMEC Leuven, Belgium
I. 引言
异构集成（HI）是半导体制造中的一种创新方法，将不同功能、用途、技术、地点和制造商制造的器件以及材料集成到单个封装中，如逻辑和存储器，实现高度先进和多功能的电子系统。HI是满足高性能、低功耗和紧凑外形因素应用（如人工智能（AI）、增强和虚拟现实（AR/VR）、自动驾驶汽车、机器人工业和5G通信）日益增长需求的关键使能技术。
集体和直接芯片对晶圆（D2W）混合键合都是异构集成系统（HIS）的关键使能技术。在本工作中，讨论了集体芯片对晶圆（Co-D2W）键合[1-2]。该过程涉及将多个芯片同时键合到单个目标晶圆上，实现多功能芯片和已知良好芯片（KGD）的高效转移。Co-D2W键合具有若干优势，包括更高的键合吞吐量、改进的键合诱导畸变控制，以及能够在键合前检查和清洁键合表面，从而提高整体封装质量和可靠性。
图1. 三个关键工艺步骤的晶圆光学图像。
Co-D2W键合过程包括几个关键步骤（图1）：
芯片切割：沿预定切割道切割晶圆以产生单个芯片。
芯片贴放：在此步骤中，使用专用工具从载板晶圆上精确拾取每个芯片，并根据目标晶圆上的要求位置，以高精度对准和晶圆台精确放置到重构晶圆上。
晶圆对晶圆键合：使用晶圆对晶圆键合机将贴附在重构晶圆上的所有芯片同时转移到目标晶圆。
与直接芯片对芯片和晶圆对晶圆键合方法相比，Co-D2W键合允许集成具有不同特征尺寸、材料和功能性的异构组件，提供更大的设计灵活性，并能够创建更复杂和功能强大的电子系统。此外，该方法支持已知良好芯片的高效利用，降低总体制造成本并提高最终良率。
本工作使用imec的Co-D2W流程制造尺寸为7.2 mm×7.2 mm×50 µm的芯片，如图2所示[3-4]。首先，制备图案化有键合机和扫描仪对准标记的供体晶圆。进行第一次网格测量以建立参考指纹后，将晶圆面朝下安装到玻璃载板上，其中供体晶圆和玻璃晶圆上分别涂覆临时键合层和（UV）激光释放层作为界面材料，以实现背面减薄。达到所需厚度（该工艺流程中通常为50 µm）后，在晶圆堆叠顶侧使用Cu填充图案图案化晶圆键合机和ASML扫描仪对准标记。然后涂覆有机保护层以保护表面免受刀片切割工艺的影响。在刀片切割前后，对供体晶圆的正面和背面进行第二次和第三次网格测量。
图2. 本研究中使用的集体芯片对晶圆键合流程，显示芯片制备、载板制备、清洁以及最终的集体键合和解键合步骤。
从载板晶圆背面去除不透明层后，使用（UV）激光释放工艺释放模拟芯片，由集体键合机（Besi D2W键合机）拾取，并重构到硅载板晶圆上，其中涂覆并固化临时键合层，填充比为20%。硅载板晶圆上键合机和ASML扫描仪对准标记的存在使精确贴放成为可能，并对每个芯片的两侧进行第四次网格测量。重构过程完成（芯片有源面朝上）后，进行清洁和表面活化工艺，然后进行晶圆对晶圆键合（SUSS Micro Tec）以将所有芯片同时键合到目标晶圆。机械移除硅载板，并使用有机溶剂从芯片背面去除临时键合层。对芯片两侧以及目标晶圆进行最后一次网格测量。
II. 标记设计与计量
A. ASML扫描仪对准标记
ASML扫描仪对准标记采用规则线/间距光栅设计，以3×3矩阵布局排列，图案化在每个芯片的两侧（图3）以及硅载板晶圆和目标晶圆上，以便进行精确的芯片变形表征。在工艺流程的几个关键步骤（如临时键合前、晶圆切割前后、拾取贴放过程后的重构晶圆上以及W2W键合后的目标晶圆上）进行密集网格测量，每个芯片（焊盘）分辨率为9个点。
图3. 3×3 ASML对准标记阵列分布在每个7.2 mm×7.2 mm芯片内。施加有意偏移以避免芯片两侧标记重叠。
B. ASML扫描仪上的网格测量
ASML XT1000扫描仪的对准系统配备四波长光源，能够通过50 µm硅检测背面标记，被用作标记读出的主要计量工具。采用ASML对准模型和芯片线性模型来量化芯片级线性误差和变形分量，包括平移x/y（Tx/Ty）、对称和非对称旋转（Rs/Ra）以及对称和非对称放大（Ms/Ma）。通过使用ASML黄金工具晶圆进行网格校准，扫描仪针对每个标记相对于其设计位置的x/y位移建立虚拟黄金参考网格，如图4所示。在多个关键工艺步骤使用相同吸盘和相同扫描仪进行网格测量，能够对每个特定工艺步骤引起的芯片畸变变化以及整个工艺流程中的累积效应进行一致且高保真的表征。
图4. 图示说明ASML XT1000扫描仪如何建立虚拟参考网格并报告网格测量测得的x/y位移(a)。同时通过50 µm硅检测顶面和背面标记(b)。
III. 芯片畸变表征
在晶圆经过一系列关键工艺步骤时进行网格测量。在每个步骤，使用ASML XT：1000扫描仪的对准系统在加工前后立即获取高精度芯片级网格数据。这种测量方法捕获芯片级的畸变指纹，并能够精确表征芯片制造流程和键合过程中引入的变形。通过关联所有芯片的加工前后畸变特征，该方法区分了特定工艺的畸变机制，并清晰识别了影响最终键合芯片畸变的原因。
A. 晶圆切割前后的网格测量
一旦背面标记可用，在50 µm薄晶圆上刀片切割前后对正面（层A）和背面（层B）对准标记进行网格测量。由于层A标记在临时键合和减薄之前图案化在硅晶圆正面，它们表现出明显的临时键合诱导畸变，而层B标记则没有。尽管存在这种差异，层A和层B的加工前后特征增量指纹表现出相似的应力释放行为，表明切割诱导的变形在很大程度上独立于初始临时键合畸变状态（图5a）。对层A和层B网格测量数据应用线性每芯片校正模型[6]，以提取切割前后的关键畸变分量。
图5. 六片晶圆切割前后的网格测量结果。(a) 层A和层B的芯片级畸变指纹。(b) 非对称放大和旋转以及对称放大项的直方图分布。
通过比较层A和层B的所有线性分量——平移x/y（Tx/Ty）、对称旋转（Rs）、非对称旋转（Ra）、对称放大（Ms）和非对称放大（Ma）——我们观察到层A与层B在Tx、Ty、Ra、Ms和Ma方面表现出强线性相关性，但Rs除外（图6）。切割前，Ms、Ma和Ra表现出窄高斯分布，分布在1-2 ppm范围内。
图6. 层A与层B之间增量线性畸变分量（ΔTx、ΔTy、ΔRs、ΔRa、ΔMs和ΔMa）的相关性图。
切割后，这些分量显著展宽，平均Ms从约1 ppm增加到约32 ppm（图5b）。这种行为可能归因于晶圆切割后的应力释放效应[5]。然而，层B的Ms、Ma和Ra切割后分布的增加和展宽，以及层A和B在Rs上的不一致，引发了以下问题：除了硅应力释放之外，是否还有其他机制——如临时键合材料（TBM）层工艺、玻璃晶圆与TBM之间的热膨胀系数（CTE）失配以及吸盘效应——也对观察到的畸变变化有贡献。
为评估临时键合工艺和玻璃晶圆与临时键合材料（TBM）之间的CTE失配对键合后网格测量结果的影响，在切割前后对晶圆进行了Z形貌地形图测量。两组数据的比较揭示了芯片倾斜变化（Δ倾斜x/y）与相应芯片平移变化（Δ平移x/y）之间的明确相关性，表明一旦TBM被刀片切割部分去除，角度畸变会影响测量的平移x/y误差。此外，翘曲变化（Δ翘曲x/y）与非对称放大x/y之间的相关性（图7）进一步表明TBM诱导的变形传播到芯片级畸变。总体而言，这些结果表明切割过程中TBM层的机械松弛导致相对于切割前网格的可测量芯片位移。
图7. (a) 切割前后测量的晶圆z-map，以及相应的Δz-map。(b) 相关性图，显示Tx/Ty与倾斜x/y之间，以及Ma x/y与翘曲x/y之间的关系。
B. 重构晶圆上的网格测量
在重构步骤中，基于设计经验考虑20%的填充比；因此，从每个切割晶圆中选择并拾取97个芯片，放置到硅载板晶圆上。为表征拾取贴放步骤引入的芯片畸变，在重构过程完成后（芯片放置在涂覆TBM的硅载板晶圆上）对正面（层A）和背面（层B）标记进行网格测量。层A的Tx和Rs与层B的Tx和Rs呈1：1相关性，表明拾取贴放过程中未引入额外的面外（z方向）畸变。主要贡献是面内（x/y）贴放误差和旋转——约4 µm和600 µrad——由对准性能和拾取贴放步骤的精度引入。操作上，芯片在贴放到TBM载板上期间经历横向偏移（±x/±y）和面内旋转。
分布比较显示，层B在Ra、Ms和Ma方面表现出明显更宽的分布，而层A保持较窄的分布。这一趋势与切割步骤后观察到的网格测量结果形成对比。层A网格测量的更高收敛性可归因于层A标记在临时键合工艺之前图案化，因此仅包含扫描仪特征，自然产生紧密聚集的Ra、Ms和Ma。因此，层A测量的窄分布与此预期一致。相比之下，层B标记在临时键合和晶圆减薄后图案化，因此固有地包含临时键合诱导变形，导致在Ra、Ms和Ma中观察到更宽的分布。这种区别突显了两层标记的不同变形历史，并强调了临时键合诱导畸变的存在（图8）。
图8. 重构晶圆上层A与层B之间测量线性项——Tx/y、Rs、Ra、Ms和Ma的相关性图。
尽管层A标记整体上表现出较窄的分布，但其Ms仍跨度约15-20 ppm，这可归因于晶圆级存在的本征工艺诱导应力，仅在芯片切割后才显现。这些观察提出了几个关于芯片机械状态的重要问题：（1）芯片一旦从TBM脱离后是否完全松弛回其自然的无约束形状？（2）将芯片贴附到TBM是否引入了改变其本征几何形状的额外应力？（3）当芯片仍贴附在TBM上时，能否准确表征其自然状态？回答这些问题对于确定拾取贴放后测量是否真实代表芯片的自然状态（图9），以及理解切割后TBM诱导效应在多大程度上影响切割后芯片畸变特征至关重要。
图9 芯片畸变贡献假设分量示意图。
从晶圆切割前到拾取贴放步骤后，层A和层B中观察到的一致趋势体现在芯片对称放大的跟踪中。约30.3 ppm归因于硅中的本征工艺诱导应力、硅材料行为和TBM层的凹陷，而约17.5 ppm归因于临时键合工艺和TBM层的凹陷。拾取贴放后层A的窄分布确认了拾取贴放工具在重构步骤期间不会向芯片引入额外的Ms（图10）。因此，测量的19.6 ppm被视为本研究中制造的芯片的自然Ms。
图10 工艺过程中芯片的对称放大。
C. 晶圆对晶圆键合后的网格测量
为评估键合流程中的畸变传递，将重构后获得的网格测量与通过晶圆对晶圆（W2W）键合工艺将所有芯片键合到目标晶圆后测量的结果进行了比较。结果显示重构步骤与W2W键合步骤之间在Tx和Ty方面存在清晰的1:1相关性；然而，W2W键合后观察到的偏差揭示了可能源自TBM层不均匀性或键合步骤本身的额外误差。对于Rs观察到类似显著的1:1相关性，而Ra通过W2W键合变化可忽略。相比之下，放大分量表现出更显著的差异：Ms从重构晶圆上的19 ppm（均值）和4 ppm（3σ）增加到W2W键合后的23 ppm（均值）和18 ppm（3σ），Ma从2 ppm（均值）和2 ppm（3σ）增加到4 ppm（均值）和16 ppm（3σ），Ra从0.3 ppm（均值）和2 ppm（3σ）转变为–1.5 ppm（均值）和19 ppm（3σ）。这些结果表明TBM层工艺和W2W键合步骤都需要优化以减少变化。除了主要由贴放步骤主导的Tx、Ty和Rs之外，Ms分量成为W2W键合后误差的第二大贡献者，表现为键合晶圆上芯片Ms分布相比重构晶圆显著展宽（图11）。
图11 (a) 重构后步骤与晶圆对晶圆键合之间测量线性项——Tx/y、Rs、Ra、Ms和Ma的相关性图。(b) Ms、Ma和Ra的比较。(c) 3片晶圆堆叠Ms晶圆图。
IV. 键合后芯片畸变补偿
基于前面的讨论，其中Ms由应力释放引入，且W2W键合过程被确定为最终键合套刻的主要贡献者——占重构晶圆的94%和W2W键合后晶圆的74%——我们观察到在最终W2W键合步骤后，Ra、Ma和其他非线性分量的相对贡献也显著增加。平均Ms可通过掩模版校正、基于扫描仪的预校正或通过预嵌入应力膜进行补偿，具体取决于校正是参考重构后还是W2W键合后状态。Ra和Ma的平均分量同样可在掩模版写入期间部分校正。仿真结果进一步展示了基于自校正的不同校正方案下可实现的潜在改进：(1) 通过改进拾取贴放精度，W2W键合后网格畸变减少至164/103 nm（x/y）；(2) 通过应用基于W2W键合期间引入的Ms的平均Ms校正，可实现70/57 nm（x/y）的减小畸变；(3) 通过基于各自W2W诱导值对Ms、Ma和Ra应用掩模版写入校正，良率进一步改善至67/53 nm（x/y）（图12）。
图12 (a) 重构后与W2W键合后状态线性误差分量的比例比较。(b) 不同自校正方案的仿真结果。
V. 结论
本工作对通过imec集体芯片对晶圆混合键合工艺流程加工的7.2 mm×7.2 mm、厚度50 µm的芯片进行了全面的芯片畸变表征。使用ASML XT1000扫描仪网格作为黄金参考，我们在每个主要工艺步骤定量分解了畸变贡献。切割步骤后在玻璃载板晶圆上的网格测量揭示了芯片畸变来自多个来源，包括TBM涂覆和烘烤工艺、CTE失配以及临时键合诱导应力。其中，线性分量——平移x/y和对称旋转——被确定为最终混合键合套刻误差的主要贡献者。
对称放大被确定为第二大贡献者，主要由切割工艺后的应力释放（19.6 ppm）和最终晶圆对晶圆键合步骤（23 ppm）引入。仿真结果表明，通过改进芯片贴放精度和Ms校正策略（如掩模版写入校正、基于扫描仪的预校正和优化薄膜应力补偿），实现亚80 nm混合键合套刻是可行的。
