#混合键合
#cusio2混合键合
#cusicn混合键合
划重点：8寸12寸 W2W D2W混合键合全流程代工解决办法--可靠背面减薄，等离子切割，超薄晶圆 12寸12um
#BUMP晶圆
#RDL重布线晶圆
#812寸混合键合全流程代加工
#812寸混合键合标准晶圆
#812寸光刻显影刻蚀
摘要—随着器件节点缩放日益受到成本和工艺复杂性的限制，先进封装已成为通过芯片或晶圆堆叠及异构集成来扩展系统性能的关键。混合键合因其能够提供超细间距、低寄生效应的互连而无需使用焊料凸点，成为这些架构的关键使能技术。然而，传统混合键合需要300–400 °C退火以确保足够的Cu扩散和膨胀以实现无缝键合，这与许多使用临时粘合剂和低温工艺窗口的芯片对晶圆键合应用（如SoIC和HBM）不兼容。降低键合温度也有利于减轻翘曲、最小化热机械应力并保护脆弱的BEOL结构完整性。为应对这些挑战，已探索了多种低温键合策略，包括CMP驱动的形貌优化[1]、工程化界面扩散层[2]和铜微结构工程。本研究调查了工艺和材料创新以降低混合键合热预算，重点关注细晶粒（纳米晶）铜作为替代键合金属化方案，以增强Cu-Cu界面扩散并实现低于250 °C的键合温度。使用先进ECD工艺电镀细晶粒Cu薄膜，随后进行结构分析和全晶圆电学评估，以量化相对于标准铜在键合质量上的改进。在深度缩放的间距下实现高电学良率需要严格的套刻控制。基于使用具有各种特征尺寸的晶圆对晶圆混合键合测试载体的电学良率研究，我们确定约50 nm的键合套刻是维持300 nm间距上90%以上良率所需的。通过晶圆级表面制备和键合工艺条件的协同优化，我们展示了持续实现该套刻目标的能力。最后，我们进行了可靠性评估，以验证细晶粒铜提供了适用于正常（350 °C）和低温（210 °C）混合键合应用的稳定、稳健互连。这些结果确立了细晶粒Cu作为一种有前景的材料解决方案，用于在未来高密度3D集成方案中实现<250 °C混合键合。
关键词—混合键合，晶圆对晶圆键合，W2W，芯片对晶圆键合，D2W，低温键合，紧密间距，细晶粒铜，纳米晶铜，键合套刻，键合对准，SiCN，可靠性，热循环，热应力，高温储存
I. 引言
随着晶体管缩放面临日益增长的物理和经济限制，先进封装已成为现代半导体系统持续性能提升的关键路径。通过实现小芯片分区和高密度3D集成，先进封装现在提供了许多曾主要通过传统节点缩放实现的功耗、性能和带宽改进。混合键合已成为这一转变中最有前景的使能技术之一，因为它无需使用微凸点即可创建直接的垂直Cu-Cu接触，与传统基于焊料的方法相比，提供了显著改善的互连密度、降低的寄生效应的优异的电学、机械和热学行为。这些优势使混合键合成为AI加速器、下一代HBM堆叠和紧耦合逻辑-存储子系统等新兴应用中不可或缺的技术[3,4]。
传统混合键合工艺通常使用300–400 °C范围内的键合温度来激活Cu-Cu扩散并实现无空洞键合界面。然而，如此高的温度对现代异构组装构成了挑战。升高的键合温度降低了与SoIC和HBM堆叠流程中使用的临时粘合剂的兼容性，其中许多在约300 °C以上会降解或分层。高热预算也加剧了晶圆翘曲和机械变形，使亚微米对准更加困难并降低堆叠良率。此外，较低的键合温度提高了与日益脆弱的BEOL电介质的兼容性，并减少了后续工艺中的热机械应力，这有利于先进3D架构的长期可靠性。基于这些原因，低温混合键合（<200–250 °C）已成为下一代异构集成的关键要求[5,6]。
为满足这一需求，已经出现了多种材料和工艺进展。铜微结构工程，特别是细晶粒或纳米晶Cu的使用，增加了晶界扩散率，使低温下实现稳健的Cu-Cu键合成为可能[6,7]。高度（111）取向的纳米孪晶Cu和界面覆盖层进一步降低了键合的活化能，进一步提升了低温操作性能[2,7,8]。实现低温键合还需要精确的CMP和形貌控制，因为降低的键合温度提供有限的"愈合"表面非均匀性的能力。定制的CMP方法已展示了亚纳米粗糙度和严格控制键合焊盘凹陷，实现了低温键合[1,2]。精确的形貌和均匀的焊盘高度最小化了界面间隙，否则这些间隙需要通过热膨胀闭合而需要更高的温度。这些进展——材料工程、表面活化、平坦化和污染/清洁度控制——共同构成了实现未来3D集成系统高良率、低温混合键合所需的基础。我们先前通过优化CMP硬件和工艺控制以及采用界面扩散层报道了这一领域的工作[1,2]。在本研究中，我们主要通过应用细晶粒铜金属化来评估混合键合电学良率和可靠性的影响。
随着混合键合缩放到亚微米领域并被采用于高密度3D集成，确保长期互连可靠性变得越来越关键。Cu-电介质堆叠在操作、组装和环境变化期间承受显著的热机械载荷。近期研究表明，温度引起的CTE失配可在混合键合界面处产生高剥离应力和界面开裂。更广泛的综述[9,10]强调，混合键合可靠性取决于对多种应力因素的抵抗力——包括热循环、高温暴露、湿度和Cu焊盘的微观结构演变——这些共同决定了细间距3D集成中长期互连的稳定性。考虑到这些行业标准的可靠性问题，本工作实施了热可靠性测试以评估所开发混合键合工艺的稳健性，结果在以下章节中展示。
II. 实验
A. 300 nm间距测试载体
我们先前已报道了500 nm间距测试载体的W2W混合键合研究[1,2,11]。在本工作中，我们进一步将键合间距缩小至300 nm，以探索更高的互连密度从而实现进一步的性能提升。测试载体仍具有器件特征尺寸DOE（实验设计），在键合间距、键合焊盘尺寸、Cu面积密度和键合通孔菊花链长度方面具有不同尺寸。更多细节可在先前报告中找到[1,2,11]。图1展示了六层测试载体。
图1. 本研究中使用的W2W混合键合测试载体示意图。采用成分优化、具有高键合能量的SiCN薄膜作为键合层。金属层和键合层的特征尺寸内置了DOE。顶部和底部Cu键合焊盘/通孔的尺寸可能相同也可能不同。探测焊盘金属和焊盘通孔尺寸未按比例绘制。
B. SiCN键合薄膜
当键合间距缩放到我们正在研究的深亚微米领域时，键合薄膜必须承受更高的应力并提供比大间距架构中使用的传统薄膜更强的键合能量，以承受与Cu焊盘之间电介质间距减小相关的应力增加。在这些尺寸下，Cu扩散成为必须通过适当的电介质选择来解决的额外可靠性问题。在对几种候选材料进行全面评估后，选择了成分优化的SiCN薄膜（Applied Materials的Insepra™ SiCN），因其优异的Cu阻挡性能和高本征键合强度[12]。
C. 键合层CMP
实现高质量混合键合需要严格控制键合层的平坦化，因为电介质平坦度、无颗粒表面、良好控制的Cu焊盘凹陷和最小化的晶圆边缘滚降都直接影响键合完整性和电学良率。先前工作已表明，严格的CMP工艺控制对于细间距和低温混合键合尤为关键[1,2]。在本研究中，我们利用Applied Materials Reflexion® LK Prime平台上的先进工具配置——包括多区压力控制和[2]中描述的原位计量——来工程化平坦且均匀的键合层形貌，具有优异的晶圆内和晶圆对晶圆均匀性。
D. 键合层细晶粒铜电镀
细晶粒Cu电镀工艺分别在Applied Materials的Nokota™和Mustang™电镀平台上进行，分别用于D2W和W2W应用，尽管目前工作仅专注于W2W键合。专有的Cu电镀浴化学经过专门设计和优化，以产生适用于混合键合的稳定纳米晶粒结构。所得的Cu焊盘微观结构表现出优异的时间稳定性，电镀和填充的键合通孔内的纳米晶粒尺寸在四周评估期内保持稳定。使用这种化学和工具设置，在测试载体尺寸DOE中定义的所有键合通孔关键尺寸上实现了无空洞Cu通孔填充，为后续键合质量表征实现了高质量的特征填充。
E. 混合键合和键合后集成
晶圆使用配备SmartView NT3对准模块的EVG Gemini FB XT系统进行键合。键合前，每个晶圆接受等离子体活化，然后进行DI水冲洗，以产生无颗粒的亲水表面。然后晶圆在室温下对准并键合。根据实验目的，键合后退火在200 °C–350 °C下进行。
精确的键合套刻控制对于紧密间距混合键合至关重要，因为顶部和底部Cu焊盘之间即使微小的横向未对准也会在焊盘尺寸和电介质间距缩小时破坏Cu-Cu接触。在亚微米间距下，允许的套刻裕量变得极窄，使得任何未对准都直接导致开路、短路和电学良率降低。因此，保持紧密的套刻对于实现可靠的互连形成和一致的器件性能至关重要。特别是，300 nm间距下的高良率键合需要刻意优化键合机硬件设置和键合工艺参数，以确保稳健的电连接性。
F. 电学表征和可靠性评估
在键合和键合后集成流程之后，对测试载体结构进行了电学良率评估，使键合晶圆可电学测试。这些测量用于评估关键工艺如CMP平坦化、Cu微观结构稳定性、键合套刻和通孔填充质量对细间距混合键合互连完整性的影响。
已报道了混合键合的各种可靠性应力，包括热循环、高温储存、湿度测试、电迁移和机械完整性评估，反映了与细间距结构中Cu-Cu和电介质界面相关的多种失效模式。其中，热机械应力已被确定为主要可靠性问题，建模和实验研究表明，温度引起的CTE失配可在混合键合堆叠中产生高剥离应力和界面开裂[9]。因此，本工作聚焦于直接针对最关键失效机制的两种应力条件：（1）在−55 °C和+125 °C之间进行1,000次热循环，遵循JESD22-A104协议，以评估循环热机械疲劳；（2）在N₂环境中250 °C下烘烤168小时，以评估长期热稳定性和微观结构稳健性。这些测试共同提供了主要可靠性风险的评估，使其非常适合评估细间距混合键合界面的耐久性。
III. 结果与讨论
A. 细晶粒铜（FG Cu）
FG Cu通常通过在电镀浴中加入特殊添加剂来实现，这些物质抑制晶粒粗化并促进更小晶粒的形成。然而，这些杂质的过度掺入或聚集可能在电镀通孔中引入空洞，降低初始键合完整性并增加长期可靠性风险。因此，在沉积过程和随后的键合后退火过程中，必须仔细平衡Cu晶粒生长的驱动力与杂质介导的钉扎效应，以确保完全致密的通孔填充和无空洞混合键合。
我们检查了不同关键尺寸（CD）和间距的键合焊盘在电镀后和键合后退火后的FG Cu和标准Cu的微观结构。在我们的测试载体的任何结构中均未检测到可见空洞。图2显示了CD为150 nm、间距为300 nm的键合通孔的代表性TEM图像。无论晶圆是新电镀的、储存超过一个月还是键合后在210 °C或350 °C退火，均未观察到Cu空洞。
图2. 不同阶段150 nm CD、300 nm间距键合通孔的TEM图像。(a) 细晶粒（FG）Cu：单片晶圆，电镀后。(b) FG Cu，键合后210 °C退火2小时。(c) 标准Cu，键合后350 °C退火2小时。(d) FG Cu，键合后350 °C退火2小时。所有阶段均未观察到可见Cu空洞。
跨界面晶粒生长通过消除原始键合界面、平滑微小形貌变化和增加对工艺非均匀性的容忍度来增强Cu-Cu接头，从而扩大键合良率窗口。虽然这种合并理论上可在标准Cu中发生——但很少观察到——在细晶粒Cu中尤为明显，其高晶界密度和亚稳态微观结构促进了键合期间特别是较低温度下的更快速相互扩散和再结晶[6]。图3比较了FG Cu和标准Cu的跨界面晶粒结构。使用TEM和旋进电子衍射（PED）表征了键合面附近的微观结构。在FG Cu样品（图3a、b）中，晶粒明显延伸跨过界面，而标准Cu（图3c）即使在350 °C长时间退火后也通常保留明显的界面。这种行为预计将相对于标准Cu提供良率和可靠性优势。正如预期，350 °C退火的晶圆显示出比210 °C退火更高比例的跨边界晶粒——以及更大的晶粒延伸。图3d-f显示了500 nm间距FG Cu键合结构的PED图谱，顶部CD为200 nm，底部CD为250 nm，在350 °C退火。跨界面晶粒生长是明显的，并证实了随机晶粒取向，如先前报道[6]所述，与具有对准晶体取向的键合对相比，这加速了界面致密化。
图3. (a-c) 键合后通孔（150 nm CD，300 nm间距）的放大TEM图像，显示跨界面键合区域的晶粒结构。(a) FG Cu，350 °C退火。(b) FG Cu，210 °C退火。(c) 标准Cu，350 °C退火。黄色虚线为视觉辅助线，用于勾画键合界面附近的晶界。(d-f) 500 nm间距FG Cu键合对（顶部CD 200 nm，底部CD 250 nm）的PED图谱，350 °C退火。(d) 取向彩色图。(e) 取向图。(f) 晶界图。
为使细晶粒Cu实用，重要的是在电镀后长时间储存和工艺排队时间内保持纳米晶粒尺寸稳定。键合前过度的晶粒生长会增加表面粗糙度，驱动Cu凹陷变化，并失去上述由小晶粒尺寸带来的优势。通过优化电镀化学和工艺参数，细晶粒Cu微观结构在室温下保持稳定超过四周。PED晶粒尺寸分析显示，电镀后十天和三十天的平均晶粒尺寸分别为42 nm和47 nm。
B. 键合套刻
当键合间距缩放到深亚微米领域时，Cu-Cu焊盘具有极有限的横向捕获范围。即使非常小的未对准也可能导致部分Cu接触、电介质对Cu干扰或完全开路/短路失效，因此急剧降低电学良率。为最小化键合对准误差，除了仔细的键合前工艺优化外，先进的键合机还采用高精度光学对准系统、晶圆级畸变校正以及优化的夹持和吸盘控制。
为实现高键合良率，允许的套刻预算必须随焊盘直径和间距缩放。随着间距减小，该裕量显著收紧，使套刻控制成为细间距混合键合最关键使能技术之一。常见准则建议最大可容忍未对准约为间距的四分之一[13]。使用我们的测试载体，我们进行了一项研究，以确定在缩放键合间距下维持高电学良率所需的套刻限度。图4比较了测量的键合套刻图与100k链路通孔链结构的电阻图。对于400 nm和300 nm间距链，电学失效芯片与表现出大套刻误差的区域之间存在清晰的空间对应关系。在300 nm间距下，套刻超过约50 nm的位置主要导致开路失效，而400 nm间距结构的阈值约为70 nm。这些结果表明对准误差预算约为键合间距的17%。基于这一趋势，我们外推了更小间距的允许未对准：200 nm间距约为33 nm，100 nm间距约为17 nm。考虑到近期行业报告，已公布的最佳晶圆对晶圆对准精度约为50 nm量级，表明未来先进W2W键合应用的进一步间距缩放将需要对准技术的重大进步。
图4. 通过100K链路通孔链进行的键合套刻预算研究。(a) 通孔链电阻与套刻的关系。(b) 400 nm间距（200 nm焊盘）通孔链电阻图。(c) 300 nm间距（150 nm焊盘）通孔链电阻图。空白芯片未产生良率。(d) 键合套刻图。(e) 随间距缩放的套刻预算估算。
值得注意的是，我们实验推导的套刻限度似乎比他人报告的更严格。这种差异可能归因于我们的测试载体刻意设计得具有挑战性，目的是探索混合键合性能的边界。具体来说，我们的结构在两个晶圆上采用等尺寸焊盘和相对较高的25% Cu面积密度，两者都增加了键合难度。降低Cu密度或采用不对称焊盘尺寸可以显著放宽这些约束，允许改善的键合稳健性和更宽松的对准要求[13]。
基于这一指导，我们的目标是将测试载体的键合套刻降低到约50 nm范围，以实现300 nm间距器件的高良率。图5显示了我们实现的约50 nm套刻示例，预期如果没有其他限制良率的因素，这将使300 nm间距电学良率提升至90%以上。这种优异的键合后对准是使用EV Group的Gemini® FB XT平台实现的，这是一个全自动晶圆键合系统，配备SmartView® NT3对准器用于高精度晶圆对晶圆对准。为解决局部晶圆畸变，该系统采用具有多个独立控制真空区的先进工具。由EVG的键合波监测能力实现的键合波传播动力学的精确控制，对实现行业领先的套刻性能做出了重要贡献。此外，针对每个晶圆来料变化定制的晶圆加载顺序进一步改善了键合套刻和晶圆对晶圆稳定性。
图5. 所有测量位置中95%达到<50 nm键合套刻。(a) 套刻图，(b) 套刻累积分布图。
C. 电学良率
由于TEM仅提供有限采样，全晶圆电学测试用于评估整体键合质量。图6比较了使用细晶粒（FG）Cu与标准Cu在210 °C退火下键合的晶圆的100k链路通孔链良率。在从1 µm低至300 nm的所有间距上，FG Cu始终提供更高的良率，且优势在更小尺寸下更为明显。350 °C下的数据显示相同趋势，因此为简洁起见省略。在400 nm和300 nm间距下，标准Cu显示出非常低或零良率，而FG Cu保持80%以上的良率。图6b-c进一步将300 nm间距FG Cu良率图与套刻分布相关联，显示尽管失效继续聚集在套刻较大的区域，但仅改善对准（现在约为50 nm）不足以完全恢复良率。这强调了精确对准是必要的但单独不够，整个集成流程必须保持严格控制以实现高良率键合。例如，这批晶圆经历了较长的CMP到键合排队时间，部分良率损失可能是由于储存期间铜表面过度氧化所致。
图6. 100K链路通孔链良率分析，210 °C退火。(a) 不同间距下FG Cu与标准Cu的通孔链良率比较。(b) 300 nm间距FG Cu通孔链电阻图（良率80%）。(c) 键合套刻图（95%套刻53 nm）。
FG Cu在210 °C和350 °C下均表现出持续优异的键合良率。其纳米级晶粒实现了更平滑、更均匀的CMP表面，抑制了杂质驱动的空洞形成，并在退火过程中促进了快速的界面致密化和跨界面晶粒生长[6]。这些微观结构优势在粗晶粒Cu中通常不存在，增强了Cu-Cu接触并显著提高了键合稳健性，即使在升高温度下也是如此。图3中观察到的容易实现的跨界面晶粒生长特别有益，因为它消除了弱边界并减轻了沿长通孔链结构的形貌变化。尝试使用TEM识别标准Cu通孔链中的失效特征未得结论，表明失效源于大量键合界面上积累的微小变化，而非孤立的工艺偏差。总体而言，FG Cu不仅有利于低温键合，而且为标准温度混合键合应用提供了显著的良率优势。
D. 可靠性
热可靠性测试对FG Cu混合键合很重要，因为升高的温度可通过晶粒生长、杂质迁移和应力诱导空洞重塑键合后微观结构，可能降低长期电学性能。证明FG Cu界面在热循环和高温热应力下保持稳定，确认了其键合优势在后端工艺和实际工作条件下持续存在。
图7. FG Cu在350 °C退火混合键合后的可靠性测试。数据显示为100K链路通孔链。(a) [-55 °C, 125 °C]之间1,000次热循环，(b) 250 °C 168小时热应力测试。
我们对350 °C和210 °C退火的FG Cu键合对运行了两项测试（详情见"实验"部分F节），结果总结在图7和8中。对于每项测试，我们设定规格为应力测试后通孔链电阻变化不应超过10%。对于所有测试晶圆，通孔链良率和电阻在1,000次热循环测试或N₂环境中250 °C 168小时热应力后均保持不变。通过这两项热可靠性测试确认了我们的细晶粒Cu界面在结构和电学上保持稳定，突显了其适用于先进封装应用中稳健、高良率混合键合。
图8. FG Cu在210 °C退火混合键合后的可靠性测试。数据显示为100K链路通孔链。(a) [-55 °C, 125 °C]之间1,000次热循环，(b) 250 °C 168小时热应力测试。
IV. 结论
本研究展示了一种通过细晶粒（FG）Cu金属化、优化的SiCN键合薄膜和严格控制键合套刻实现300 nm间距高良率混合键合的集成流程。工程化的纳米晶Cu微观结构提供了无空洞通孔填充、室温下长时间的排队稳定性以及稳健的跨界面晶粒生长，导致在210 °C和350 °C下电学良率均显著高于标准Cu。良率分析显示，约50 nm套刻——约为300 nm间距的17%——是实现>90%良率所需的，且该目标已持续实现。
热可靠性测试进一步证实了FG Cu键合晶圆在1,000次热循环和250 °C/168小时储存后保持通孔链完整性，展示了稳定的微观结构和界面耐久性。总体而言，FG Cu拓宽了细间距混合键合的工艺窗口，并为未来高密度3D集成实现了可靠的<250 °C操作。
文章名：Process Integration for 300-nm-Pitch Hybrid Bonding with SiCN: 50nm Bonding Overlay, Fine-Grain Cu Metallurgy, and Reliability Assessment
作者：Kai Ma、Nikolaos Bekiaris、Jingting (Nicole) Chen、Jing Xu、Huixiong Dai、Jakob Haimberger、David Goldberger、Gernot Probst、Thomas Uhrmann、Markus Wimplinger
单位：
1.Applied Materials, Inc. Santa Clara, CA, USA
2.EV Group St. Florian am Inn, Austria
