#混合键合 #cusio2混合键合
#cusicn混合键合
划重点：混合键合全流程代工解决办法--可靠背面减薄，等离子切割，
#BUMP晶圆
#RDL重布线晶圆
#812寸混合键合全流程代加工#812寸混合键合标准晶圆
#812寸光刻显影刻蚀镀膜抛光电镀
摘要——随着混合键合互连间距不断微缩至3µm以下，键合后的套刻精度要求已将当前一代芯片键合机推至其精度极限。这种由键合机引起的对准偏差仅是间距微缩所面临的挑战之一，另一个挑战是在芯片到晶圆（C2W）键合过程中，随着键合波的传播而发生的小芯片级变形。尽管键合机的精度逐年提升，小芯片变形已成为导致键合后套刻误差的主要因素之一。要实现对C2W键合工艺流程中变形问题的有效控制与补偿，系统理解造成小芯片变形的关键因素至关重要。
本研究通过实验与建模相结合的方法，探讨了C2W混合键合工艺中的小芯片变形现象。我们建立了基于物理学的有限元分析模型，用于模拟C2W键合过程，并具备预测小芯片变形的能力。研究中制造了带有密集基准点网格的测试芯片，以实现基于近红外的键合后小芯片级套刻分布测量。通过收集实验数据对有限元分析模型进行验证，使其能够根据来料小芯片的状态和键合工艺参数，准确预测变形情况。
关键词——混合键合，变形，工艺，建模
文章名：A Study of Chiplet Distortion in Chip-to-Wafer (C2W) Hybrid Bonding
作者：Yi Shi 、Charles El Helou 、Mohammadreza Yaghoobi 、Sheena Benson、Siyan Dong 、Khant Minn 、Tushar Talukdar、Haris Khan Niazi 、Chytra Pawashe 、Lance Hibbeler 、Brandon Rawlings、Aleksandar Aleksov
单位：
1.Intel Corporation Chandler, USA
2.Intel Corporation Hillsboro, USA
一、引言
随着人工智能和高性能计算系统的快速扩展，对先进封装的需求急剧增长。为了满足这些工作负载在带宽和延迟方面的要求，三维异构集成（3DHI）已成为一项关键技术，它通过高带宽互连将存储器与逻辑芯片紧密集成。混合键合互连技术能够实现低至个位数微米的极致间距，从而支持高带宽、低延迟的芯片到芯片（C2C）通信。
过去几年中，芯片到晶圆（C2W）混合键合因其在密度和电气性能方面相较于传统焊料互连的优势，一直处于3DHI研究与开发的前沿。C2W混合键合中的间距微缩是3DHI研究的焦点，因为它直接影响互连密度，进而影响可实现的C2C带宽。在我们先前的工作中，已成功验证了使用当前一代混合键合工艺设备在3 µm及以下间距实现C2W混合键合的可行性[1]。英特尔过去几年提出的若干种新型集成封装架构，旨在利用混合键合间距微缩来支持未来几代AI计算，其中包括准单片芯片（QMC）[2]和中介层后段工艺（mid-BEOL）异构集成[3]。随着混合键合间距的不断缩小，晶圆制造与先进封装之间的界限已日益模糊。
然而，当混合键合间距微缩至3 µm以下时，允许的C2W键合后套刻预算变得极为紧张，这不仅对键合机的精度提出了新挑战，也对整个C2W工艺流程的过程控制带来了挑战。键合过程中引入的小芯片级变形是一种复杂现象，由来料小芯片的状态、键合工艺条件及其相互作用共同导致。工业界、研究机构和学术界已有研究报道了C2W混合键合工艺中的变形行为。研究表明，除键合机的对准偏差外，键合喷嘴形状、小芯片内部的应力及其厚度也是导致变形的关键因素[4]。通过实验对两种主要的变形模式——小芯片翘曲和键合波——进行了系统研究，以促进未来细间距混合键合技术的发展[5]。此外，还建立了用于C2W混合键合的多物理场模型，以模拟键合波动力学和变形，为键合机硬件优化提供见解[6]。
由于变形在键合过程中难以通过键合机轻易校正，因此需要采用其他补偿策略，在键合过程之前就减少变形。早期基于扫描仪预校正的仿真试验已显示出在减轻可重复变形方面的潜力[7]。随着C2W混合键合间距的持续微缩，控制小芯片变形变得比逐步提升键合机精度更为关键。与键合机精度不同，变形是一个高度复杂的挑战，它由工艺条件和键合物理解决定，而非简单的硬件控制，因此其缓解和校正同样复杂。因此，迫切需要全面理解变形机制，以建立一套涵盖设计、建模和工艺优化的系统性方法。
本文利用专用的测试载具，通过实验和建模表征相结合的方式，对小芯片变形进行了深入研究。采用实验设计（DOE）方法研究了键合前和键合过程中关键材料属性及工艺参数的影响，旨在识别改变键合后变形特征图的潜在方法。开发了一个有限元分析（FEA）模型，将所有实验条件及背后的物理机制纳入其中，以捕捉变形特征。将仿真结果与实验数据进行比较，以评估模型的准确性和预测能力。基于当前研究的结果，提出了若干种解决C2W变形问题的路径，这对于未来极致间距应用至关重要。
二、小芯片变形对间距微缩带来的挑战
在晶圆到晶圆（W2W）混合键合工艺中，键合后的晶圆变形是一个众所周知的挑战。这种变形的主要成分是缩放，也称为径向偏差，它代表总变形中沿径向线性变化的部分。当键合波传播时，晶圆从中心到边缘均匀拉伸，就会产生这种缩放。W2W的整个键合周期通常以分钟计，因此键合机可以在键合过程中通过操控晶圆形状和键合波传播速度进行实时补偿，从而将缩放量降至接近为零。经过数代硬件多年的持续改进，业已成功将W2W的间距微缩至0.5 µm以下 [8-11]。
图1. C2W混合键合套刻示意图。(a) 影响套刻精度的两个关键因素——键合机精度与小芯片变形。(b) 不同小芯片尺寸及键合机代际下的键合后套刻偏差分解图。
对于C2W键合工艺，其基本物理原理是相同的。图1(a)说明了键合后的总套刻偏差包括由键合机硬件引起的对准偏差和由键合物理过程引起的小芯片变形。然而，由于变形特征图与尺寸成正比，小芯片级的总变形幅度远小于300 mm晶圆的变形幅度。此外，C2W键合机需要在数秒内完成每个键合周期，这限制了其对准精度，使其不及W2W键合机。因此，在当前一代键合机中，当间距在6-9 µm范围内、小芯片尺寸约为10×10 mm时，键合机精度是套刻偏差的主要因素，小芯片变形并非键合后套刻的关注焦点，如图1(b)所示。展望未来，随着间距微缩至3 µm以下、小芯片尺寸增大至20×20 mm（及以上），并且考虑到键合机精度的不断提升，小芯片变形将成为键合后总套刻偏差的主要组成部分。因此，控制小芯片变形对于实现细间距互连的套刻目标至关重要。这凸显了研究小芯片变形机制以及识别影响变形的关键工艺参数的重要性。
三、测试载具与C2W混合键合工艺
A. 用于变形表征的测试载具
为通过键合后套刻测量来表征小芯片级变形，设计了专用测试载具（TV）（图2）。本研究中采用的小芯片尺寸为12.0 mm × 8.5 mm。典型的C2W混合键合测试载具（如图2中的TV-1所示）仅在四个小芯片角部设有用于键合后套刻测量的基准点，而在小芯片内部区域没有额外的基准点。因此，无法全面捕捉从小芯片中心到边缘的真实变形分布，尤其是高阶残差部分。为了在整个小芯片上获得足够的分辨率并准确绘制变形图，在TV-2中（如图2所示）于小芯片区域内增加了一个5×7、共计35个基准点的阵列。两种类型的测试载具（TV-1和TV-2）均采用单金属层制造，并用于本研究。
图2. 用于变形测量的测试载具设计
B. 工艺流程与量测方法
C2W混合键合工艺遵循先前发表的英特尔混合键合流程[1][12]。晶圆通过等离子体切割被分离成单个小芯片。工艺流程中集成了多个量测步骤，作为键合前和键合后的监测手段。在键合前，使用斐索干涉仪测量独立小芯片的翘曲度，以评估进入键合机时小芯片的应力状态。键合后，对已键合的晶圆进行C模式扫描声学显微镜（CSAM）检测，以检查键合质量。随后，采用4点或完整的35点映射方式，对每个小芯片进行近红外（NIR）套刻测量。
四、C2W混合键合工艺建模
建立了有限元分析（FEA）模型来模拟C2W混合键合工艺。如图3(a)所示，该模型由带有真空通道的键合喷嘴、顶部小芯片和底部晶圆组成。利用四分之一对称性来模拟顶部小芯片以及底部晶圆一部分的应力与变形。
图3. C2W有限元模型说明。(a) 模型各要素示意图：喷嘴、小芯片和底部晶圆。(b) 建模过程的时间顺序演示。(c) 传播过程中键合波前端处的模型物理机制。
初始阶段（I），在代表性金属层中施加应力，使小芯片产生相应的翘曲，如图3(b)所示。接着（II），启动真空通道，使小芯片在喷嘴上发生形变，然后通过位移使小芯片与晶圆接触。根据喷嘴形状的不同，键合波的起始方式可以是点接触或线接触。释放真空后（III），键合波根据键合界面处的物理规律进行传播，如图3(c)所示。薄空气层产生的应力采用修正的纳维-斯托克斯方程进行建模，该应力会阻碍键合波前端的传播；同时，粘附力采用均匀化的表面吸引力进行建模，该吸引力与界面介电层密度成正比。键合完成后（IV），提取底部芯片表面与顶部晶圆表面之间的净对准偏差，以确定最终的套刻偏差。
五、结果与讨论
本节将讨论实验和建模研究的结果，以评估来料小芯片特性及键合条件对小芯片变形的影响。通过将仿真结果与实验数据进行比较，评估模型预测小芯片变形的能力。
A. 来料小芯片状态的影响
键合前的小芯片状态对键合后的变形影响尤为显著。本研究考察了两个关键的小芯片状态参数：小芯片翘曲度和厚度。
实验中采用了具有4点键合后套刻映射的测试载具TV-1。因此，只能基于每个小芯片的四个数据点提取线性缩放变形分量。
1）小芯片翘曲度
为了研究小芯片翘曲度对变形的影响，制备了两种翘曲度水平（翘曲方向相同）：低翘曲度（1倍）和高翘曲度（2倍）。所有其他工艺条件保持不变。使用近红外测量得到的键合后套刻数据与相应的建模结果对比如图4所示。
图4. 缩放变形与小芯片翘曲度的关系
从图4可以观察到，缩放变形幅度与翘曲度水平之间存在强相关性。缩放变形随来料小芯片翘曲度的增加而成比例增大。结果表明，有限元分析模型成功预测了不同翘曲度水平下的缩放变形，误差小于10%，且在测量变化范围之内。这些结果表明，来料小芯片的翘曲度是调控键合后线性缩放变形的关键因素，因此控制翘曲度对于变形管理至关重要。
图5. 小芯片翘曲度对变形影响的建模研究
为了扩展有限的实验数据，我们利用有限元分析模型模拟了更宽范围内的翘曲度水平，从而更全面地揭示小芯片翘曲度与变形之间的关系（图5）。在相同小芯片厚度下，缩放变形随翘曲度幅值的增加（在本研究特定的凹陷方向下）呈线性增长。需要注意的是，当变形幅度较小时，高阶变形在整体变形特征中占主导地位，因此仅使用线性项来描述变形会降低准确性。
2）小芯片厚度
在小芯片翘曲度的研究中，小芯片厚度保持一致，翘曲度的变化归因于金属层中不同的应力状态。然而，即使在金属层应力条件相同的情况下，通过将小芯片减薄至不同厚度也可以调节翘曲度。本研究考察了两种不同的厚度水平：薄（1倍厚度）和厚（2倍厚度）。近红外测量结果与建模结果如图6所示。
图6. 缩放变形与小芯片厚度的关系
结果表明，当小芯片厚度增加一倍时，缩放变形减少了41%。这凸显了小芯片厚度在调节缩放变形方面的重要性。图6显示，模型能够成功捕捉实验结果，误差小于10%，且在测量变化范围之内。由于较薄的小芯片也会放大来料翘曲度，我们针对平整小芯片和不同厚度进行了建模研究（图7），从而将小芯片厚度对缩放变形的影响独立出来。
图7. 使用完全平整的小芯片研究厚度对变形影响的建模分析
图7表明，无论芯片是否存在翘曲，缩放变形都随厚度减小而增大。这表明厚度在键合波传播过程中起着作用，从而影响缩放变形。这可以归结为键合波前端处的芯片应力和曲率（图3(c)），这两者都会随小芯片厚度减小而增大，从而导致变形增加。
B. 键合喷嘴形状的影响
键合喷嘴的设计旨在促使键合波从小芯片中心起始并向边缘传播，从而实现可控的空气排出，并防止在C2W键合过程中键合波传播时在键合界面处产生气穴。为了实现无空洞键合，存在多种喷嘴形状设计。然而，不同的喷嘴形状会导致变形图案不同，这既影响小芯片的初始形变，也影响键合波的起始方式。本研究制造了三种不同的喷嘴设计，以考察它们对小芯片变形的影响。1号喷嘴为球形，而2号和3号喷嘴为圆柱形，其圆柱轴线分别与小芯片的短边方向和长边方向对齐。由于喷嘴形状不仅影响线性缩放，本研究特别采用了具有35点套刻映射的测试载具TV-2。对原始近红外套叠数据进行处理，将总变形分解为线性缩放部分和高阶残差部分。
图8. 三种不同键合喷嘴形状下的变形分解图
不同键合喷嘴形状下的键合后套刻测量结果绘制于图8中，表1列出了每种喷嘴形状在X和Y方向上的总变形中的线性缩放部分。
表 I. 每种喷嘴形状下的线性缩放幅度
尽管观察到缩放幅度存在微小差异，但喷嘴形状的主要影响体现在变形的方向性变化（即变形特征图）上。例如，与1号喷嘴相比，2号喷嘴增大了X轴和Y轴方向缩放分量之间的差距，使得变形更倾向于沿X轴方向的单向变形。另一方面，结合来料翘曲度以及3号喷嘴所诱导的键合波起始点的共同作用，与1号和2号喷嘴相比，3号喷嘴使得两个方向的缩放变形变得更加均匀。从减去线性项后剩余的高阶残差中，可以推断出关于键合波传播和键合条件的重要信息。例如，与1号喷嘴相比，2号喷嘴表现出非对称的残差，这突显了两种条件下键合波传播的差异。
图9. 1号喷嘴的有限元分析模型与实验结果对比
三种喷嘴设计也在有限元分析模型中进行了仿真。本文仅展示了1号喷嘴的仿真结果（图9），但该模型能够准确预测所有三种喷嘴设计下整个芯片上的变形幅度和方向。这种建模能力将使得未来能够通过优化来料小芯片条件和先进的喷嘴设计来优化变形。
C. 驱动工艺优化的框架
基于上述研究，多种工艺因素共同影响着最终的键合后总套刻偏差。通过实验来涵盖所有工艺参数和条件既昂贵又耗时。为此，本文提出了一个框架（图10），旨在以经济高效的方式指导合适的设计、小芯片状态和键合工艺条件，从而为未来紧密间距C2W工艺的开发实现预定的套刻预算。
图10. C2W混合键合套刻控制框架
该框架采用数据驱动的方法，并结合有限元分析建模，以提高预测键合后套刻的准确性和鲁棒性。关键工艺条件的优化以及校正方法都将基于模型的输出结果。
六、结论与未来工作
A. 结论
随着C2W混合键合间距微缩至3 µm以下，小芯片变形已成为一项重大挑战。要制定有效的变形控制策略，必须透彻理解引起变形的根本机理。为了应对这一挑战，我们构建了测试载具，并开发了基于物理的有限元分析模型，以揭示C2W键合变形背后的物理机制。主要结论总结如下：
- 建议使用密集的基准点网格来获取包含详细信息（包括高阶残差和键合过程引入的独特特征）的变形特征图。每个小芯片4个点的测量足以捕获小芯片变形的线性缩放分量。
- 小芯片变形对来料小芯片的翘曲度和厚度非常敏感。这两个因素内在相关，因为在相同的叠层应力条件下，更薄的小芯片会表现出更大的翘曲。
- 键合喷嘴形状会改变线性变形在不同方向上的行为。然而，不同喷嘴形状对线性缩放变形的绝对幅度影响并不显著。
- 事实证明，在给定来料小芯片状态和键合条件的情况下，所建立的有限元分析模型在预测小芯片级变形方面非常有效且准确（失配度小于10%）。
- 小芯片变形的高阶残差可用作工艺监测特征，指示键合工艺的变化，例如键合头硬件在接触时引起的倾斜或小芯片背面的残留物。
B. 未来工作
未来的研究将聚焦于通过关键工艺驱动因素来控制小芯片变形，并在C2W混合键合工艺流程的不同阶段实施补偿和校正策略。可能的校正方法包括但不限于：扫描仪或掩模版校正、小芯片翘曲工程设计与控制，以及键合过程中的小芯片级键合波操控。同时，评估变形对材料和工艺变化的敏感性同样至关重要。最终，有效的变形控制将是实现C2W混合键合极致间距微缩的关键。
