#混合键合 #HBM #高带宽存储器
摘要
通过电镀（ECP）工艺优化，开发出细晶铜，以实现用于先进高带宽存储器（HBM）集成的低温铜/电介质混合键合。在整片晶圆上获得了均匀的亚100纳米晶粒，并进一步针对3微米图案化键合焊盘进行优化，以改善侧壁晶粒均匀性。热稳定性研究表明，细晶铜在200°C下保持稳定，而晶粒生长在低于220°C时被激活，从而促进键合过程中的界面扩散。实现约1纳米铜凹陷的化学机械抛光（CMP）工艺可确保键合时铜的紧密接触。在低于220°C的键合后退火条件下，实现了无空洞的晶圆对晶圆和芯片对晶圆混合键合。优化的电镀工艺条件为先进HBM混合键合应用建立了一个稳健且热稳定性良好的工艺窗口。
关键词——混合键合；HBM集成；电镀；细晶铜；键合后退火
I. 引言
混合键合已成为先进封装领域的一项关键技术，能够显著提高互连密度，并改善新兴人工智能（AI）和高性能计算（HPC）应用的电性能。随着异构集成持续微缩，混合键合已成为下一代三维（3D）集成，特别是堆叠在逻辑芯片上的高带宽存储器（HBM）的关键赋能技术[1-3]。与传统微凸点互连相比，铜/电介质混合键合消除了焊点和底部填充材料，从而降低了寄生电阻和电容，同时提高了带宽密度和能效[4,5]。
传统上，铜/电介质混合键合需要在300 °C以上的温度下进行键合后退火，以激活铜表面扩散并促进晶粒跨键合界面生长，从而形成连续的金属结构[6,7]。在高温下，铜-铜界面的原子扩散能够实现晶粒合并并消除界面空洞，形成牢固的冶金结合。然而，这种高温退火会导致器件性能退化，增加由热膨胀系数（CTE）失配引起的热应力，并带来界面分层和介电层开裂的风险，这在使用超低k材料的先进节点中尤为突出[8,9]。因此，将键合温度降低至250 °C以下对于未来的HBM世代以及逻辑-存储器集成方案而言是非常必要的[10,11]。
在先进的HBM制造流程中，芯片到晶圆（C2W）键合之前通常要进行介电层沉积和钝化工艺，例如化学气相沉积（CVD），这些工艺在键合前可能涉及高达约200 °C的热暴露。这一温度要求通常源于背面露出（BVR）集成中临时键合/解键合（TBDB）工艺所需的粘合剂加工温度[12]。如果铜焊盘在此键合前的热预算中发生显著的晶粒生长或微观结构演变，其表面形貌和晶体取向可能发生变化，从而可能降低可键合性。因此，铜键合材料必须在键合前表现出高达200 °C的微观结构稳定性，同时仍然保持足够的扩散能力，以便在低温（< 250 °C）键合后退火过程中实现晶粒生长和界面合并。这一要求对于300 mm晶圆级加工变得愈发严苛，因为整个晶圆上的均匀性和热稳定性是实现高良率的关键[13-15]。
在此背景下，细晶铜和纳米孪晶铜作为传统粗晶铜在低温混合键合方面的有前途的替代材料，引起了广泛关注[16-18]。纳米孪晶铜具有高密度的共格孪晶界和强烈的(111)取向特征，已被证明在降低的温度下具有增强的表面扩散动力学和改善的键合能力[19,20]。高密度的孪晶界提供了快速的扩散通道，促进了退火过程中的界面晶粒生长和空洞消除。然而，随着HBM互连向更小间距持续微缩，纳米孪晶铜的集成面临挑战。从铜焊盘侧壁生长的纳米孪晶结构常常导致孪晶传播不均匀，并阻碍了在窄焊盘上形成连续的(111)取向表面[21,22]。随着焊盘尺寸缩小且间距减小到10 µm以下，这种取向不均匀性问题变得愈发突出。另一方面，细晶铜为微细间距互连提供了一种具有更好可扩展性的替代方法[18,23,24]。由于其高密度的晶界，与粗晶铜相比，细晶铜表现出增强的原子扩散率，从而在降低的温度下促进键合界面处的晶粒合并[25]。同时，与纳米孪晶铜不同，通过电镀工艺优化，可以在焊盘尺寸上更均匀地控制细晶微观结构，使其与窄焊盘和高密度布局兼容[26]。近期研究表明，经过工程化设计的电镀细晶铜能够实现低于250 °C的低温键合，同时保持可接受的表面形貌和电性能[27-29]。然而，许多已报道的工作集中于小尺寸样品或短时间热暴露条件，而对于200 °C键合前热预算下300 mm晶圆级微观结构稳定性的系统评估仍然有限。
在本研究中，我们开发了一种电镀工艺，用于制备具有可控晶粒尺寸分布和高达200 °C热稳定性的细晶铜，以满足先进HBM集成中的键合前热预算要求。这种工程化的微观结构最大限度地减少了键合前的结构演变，同时能够实现低于250 °C的键合后退火过程中的高效晶粒合并。对该材料在先进C2W和晶圆对晶圆（W2W）混合键合中的适用性进行了系统评估。
II. 实验方法
A. 细晶铜电镀及稳定性研究
采用应用材料公司Nokota®平台，使用由三种有机添加剂组成的硫酸铜基电解液进行铜电镀。对电流密度、搅拌速率和添加剂浓度等电镀参数进行了调控，以促进高成核密度并抑制异常晶粒生长。目标是获得适用于低温混合键合的均匀细晶微观结构。通过工艺优化，实现了在300 mm晶圆上的均匀性。
为了评估键合前的热稳定性，对电镀后的晶圆进行了200 °C的热处理，模拟先进HBM集成流程中介电层沉积工艺（CVD钝化）相关的热预算。通过观察200 °C热处理前后的微观结构演变来评估晶粒稳定性。
B. 用于铜/电介质混合键合的图形化键合结构的制备
采用大马士革集成方案制备了图形化的铜/电介质键合晶圆。首先，通过等离子体增强化学气相沉积（PECVD）在300 mm硅衬底上沉积介电层堆叠。然后，使用Ultratech步进光刻机进行光刻，以定义铜键合焊盘图案。步进光刻掩模版设计为：在芯片大部分区域采用6 μm间距和3 μm焊盘尺寸作为主要焊盘布局，而具有相同焊盘尺寸的10 μm间距测试结构仅占总布局的一小部分。整体图形密度约为16%。随后，使用电容耦合等离子体（CCP）刻蚀设备进行介电层刻蚀。采用内部的光刻胶去除工艺去除光刻胶。接着，采用物理气相沉积（PVD）工艺沉积钛阻挡层，随后沉积铜种子层。使用优化的电镀配方，用细晶铜填充键合焊盘。通过带有终点检测的化学机械抛光（CMP）去除铜过载层和阻挡层，以获得平坦化表面。使用EVG Gemini FB XT系统进行精确对准的混合键合。键合后退火在SPTS立式批量炉中进行。使用共聚焦扫描声学显微镜（C-SAM）评估键合质量。
C. 微观结构与界面表征
使用透射电子显微镜（TEM）表征晶粒尺寸分布和晶体取向。在200 kV的JEOL-2100F TEM上进行物相和晶体取向分布图分析，该系统配备有DigiSTAR旋进电子衍射（PED）系统和Nanomegas ASTAR™物相与取向分布图系统。通过以纳米束衍射模式扫描目标区域获得晶体取向分布图，步长为5 nm，实际束斑尺寸约为2 nm。通过与标准铜（空间群Fm-3m，a = 3.61 Å）和钛（空间群P63/mmc，a = 2.925，c = 4.667 Å）晶体结构进行比较，对电子衍射花样进行标定。使用HKL Channel 5（牛津仪器）软件分析最终的EBSD（电子背散射衍射）数据图。
采用聚焦离子束扫描电子显微镜（FIB，FEI Helios Nanolab 450）对键合后的横截面界面进行表征，以评估界面形貌、晶粒合并以及空洞形成情况。
III. 结果与讨论
A. 细晶铜研究
图1a和1b展示了在优化和非优化电镀条件下，沉积在300 mm裸硅晶圆上的细晶铜微观结构。采用优化的电流密度和搅拌速率（图1a）时，铜薄膜呈现出更均匀、更细化的晶粒结构，平均晶粒尺寸为95 ± 50 nm。晶粒尺寸分布相对较窄，旋进电子衍射（PED）图显示出细晶多晶结构，没有强烈的织构主导。相比之下，非优化条件导致晶粒尺寸分布更宽（115 ± 95 nm），并出现数个异常大晶粒（最大达560 nm），表明电镀过程中晶粒生长控制不佳。
图 1. 使用 (a) 优化电镀配方和 (b) 基准电镀配方制备的整面铜薄膜的 TEM-PED 表征。
在优化电镀条件下实现的晶粒均匀性提升，带来了更高且分布更均匀的晶界密度，这对混合键合是有利的，因为它促进了退火过程中的界面扩散和晶粒合并。因此，控制电镀参数对于获得适用于低温混合键合的细晶铜微观结构至关重要。
图 2. 3 μm 键合焊盘中细晶铜结构的 TEM-PED 表征。
接下来，将在裸晶圆上开发的优化电镀条件转移到具有3 µm焊盘的图形化晶圆上。如图2所示，尽管平均晶粒尺寸保持在100 nm以下（79 ± 74 nm），但与裸晶圆情况相比，晶粒尺寸均匀性明显降低。PED图显示局部晶粒粗化，尤其是在侧壁附近，观察到明显更大的晶粒。这表明图形化特征结构中的局部电流密度分布和物质传输条件与裸晶圆上的开阔区域不同，导致了不均匀的晶粒生长。
较大侧壁晶粒的存在降低了整个焊盘上晶界密度的均匀性，这可能导致混合键合过程中界面扩散不均匀。因此，需要对图形化几何形状的电镀参数进行进一步优化。
图 3. 在不同 ECP 条件下沉积细晶铜的 3 μm 铜键合焊盘的横截面 SEM 图像。
图形化3 µm焊盘的横截面扫描电镜图像如图3a和3b所示。图3a所示的条件对应于从裸晶圆开发中优化的电镀工艺（与图2相同）。虽然顶部表面附近保持细晶粒，但沿特征结构侧壁观察到显著的晶粒粗化。为了解决这个问题，通过采用阶梯式电流分布、调整关键添加剂浓度以及增加搅拌速率来进一步修改电镀参数，以改善特征结构内的物质传输和300 mm晶圆上的电流分布均匀性。如图3b所示，调整后的条件实现了整个特征结构上晶粒均匀性的改善，尤其是沿侧壁区域，获得了更细化的晶粒结构。
图 4. 细晶铜的热晶粒稳定性。
如图4所示，在与工艺集成相关的各种退火条件下，对所开发的细晶铜的晶粒稳定性进行了评估。在100 °C时，微观结构保持稳定，没有观察到晶粒粗化。重要的是，在对应于CVD键合前工艺条件的200 °C退火下，也没有明显的晶粒生长，细晶结构在整个特征结构中均匀分布。这证实了在优化电镀条件下沉积的细晶铜能够在键合前工艺过程中保持高达200 °C的足够热稳定性。
在低于220 °C退火后观察到晶粒生长，整个铜特征结构发生明显的晶粒粗化。这种晶粒演变对铜/电介质混合键合是有利的，因为它能在相对较低的热预算下促进铜扩散和跨键合界面的晶粒合并。高达200 °C的微观结构稳定性与低于220 °C时激活的晶粒生长相结合，为低温混合键合提供了合适的工艺窗口。基于这些结果，选择优化的细晶铜电镀条件用于后续的C2W和W2W混合键合验证。
B. 铜/电介质混合键合验证
1. 用于铜/电介质混合键合的细晶铜CMP凹陷控制
图5a和5b分别展示了晶圆中心和边缘在CMP后的二维原子力显微镜（AFM）测量结果。优化的细晶铜CMP工艺实现了优异的凹陷控制，两处的铜凹陷均被限制在约1 nm。线扫描轮廓证实了形貌一致，中心到边缘变化极小，表明晶圆内均匀性良好。凹陷控制对于铜/电介质混合键合至关重要，因为过度的铜凹陷会减少键合界面的有效接触面积，并可能导致金属接触不完全、增加空洞形成。通过将铜凹陷减小至1 nm，可以在低温键合时实现紧密的铜表面接触，从而实现高效的原子扩散和跨界面晶粒合并。因此，细晶铜微观结构与严格控制CMP形貌的结合，为可靠的低温混合键合提供了有利条件。
图 5. CMP 后晶圆中心 (a) 和晶圆边缘 (b) 处铜凹陷的二维 AFM 表征。
2. 芯片到晶圆混合键合验证
在低于220 °C温度下获得的C2W混合键合结果总结于图6。图6a的横截面聚焦离子束（FIB）图像显示，在检查位置处观察到连续的铜-铜键合界面，没有可见的空洞。未发现明显的界面间隙，表明在降低的热预算下键合过程中实现了充分的铜接触。图6b的电子背散射衍射（EBSD）表征显示，键合后退火后，晶粒跨键合界面生长。可以观察到跨界面晶粒，表明尽管键合温度低于220 °C，仍发生了有效的原子扩散和晶粒合并。图6c对应的晶粒尺寸分布显示，键合界面附近的平均晶粒尺寸约为400 nm。与电镀后亚100 nm的晶粒结构相比，观察到显著的晶粒粗化，这证实了热激活的晶粒生长，同时保持了结构稳定性，没有异常晶粒形成。
图 6. 在低于 220 °C 条件下的芯片到晶圆（C2W）键合验证结果。
电学表征结果如图6d所示。细晶铜键合样品的电阻约为8 mΩ，略高于标准铜在400 °C退火后的电阻（5-6 mΩ）。尽管如此，其绝对电阻仍然较低，在典型的HBM工作条件下，每个互连对应的IR压降可以忽略不计，从而实现可比的器件级电性能。平均晶粒尺寸增加到约400 nm意味着晶界密度降低，这可能有助于保持低电阻。这些结果证实，在低于220 °C的条件下可以实现有效的铜-铜冶金结合和具有竞争力的电性能，支持采用降低热预算的先进HBM C2W集成。
3. 晶圆对晶圆混合键合界面检测
在低于220 °C进行键合后退火后的C-SAM检测如图7所示。两个晶圆在整个晶圆区域均表现出无空洞界面，表明成功实现了铜/电介质混合键合。图7a对应电镀后施加200 °C退火以模拟C2W HBM集成流程，而图7b代表没有额外键合前退火的集成流程。在两种情况下，均未观察到可检测到的空洞。如晶粒稳定性研究所证明的，细晶铜在200 °C下保持结构稳定，没有显著的晶粒生长或微观结构退化。无空洞的键合结果进一步证实了这种热暴露不会对有效晶粒合并所需的表面形貌、界面贴合性或铜扩散能力产生不利影响。
图 7. 有无键合前退火处理的键合晶圆 C-SAM 检测图像。
4. 键合前和键合后退火对混合键合性能的影响
进行了实验设计（DOE）来评估键合前和键合后退火对混合键合性能的影响。设置了200 °C键合前退火条件以研究键合前热暴露的影响，同时使用无键合前退火的条件作为对照，以隔离热处理的影响。键合后退火在低于220 °C和250 °C下进行，以研究热预算对沿键合界面的铜晶粒生长的影响。
图 8. 有无键合前退火处理的键合界面横截面 SEM 图像。
有无200 °C键合前退火条件下的键合界面横截面扫描电镜图像如图8所示。在两种条件下，检查位置均未观察到明显的界面空洞或分层特征。铜-铜界面显得连续，表明形成了有效的冶金结合。图8(a)和(b)之间可比的界面形貌证实，200 °C的键合前热处理不会影响铜微观结构和键合质量。这进一步证明了细晶铜在键合前热暴露下能保持结构稳定性。
图 9. 在低于 220 °C 条件下进行晶圆对晶圆键合并经 200 °C 键合前退火后的 TEM-PED 表征结果。
图9显示了在低于220 °C下实现、并经过200 °C键合前退火的键合界面的透射电镜图像和PED取向图。透射电镜结果证实了无空洞的键合界面，没有可见的间隙或缺陷。PED取向图清晰地显示了铜晶粒跨键合界面生长，表明顶部和底部铜焊盘之间的晶粒合并和冶金结合。这些结果表明，在相对较低的热预算下可以实现可靠的铜/电介质混合键合。
图 10. 键合界面在 250 °C 键合后退火条件下的横截面 SEM 图像。
此外，图10展示了在250 °C键合后退火后的键合界面。与较低温度键合后退火条件相比，在键合界面附近及跨界面处观察到更大的晶粒，表明在更高的热预算下晶粒生长增强。在250 °C下晶粒尺寸的增加表明晶界密度进一步降低，特别是沿着键合界面。这种微观结构演变对电性能是有利的，因为晶界散射的减少有助于降低界面和铜体电阻。因此，更高的键合后退火温度促进了额外的晶粒粗化，这可以在保持键合完整性的同时改善电传导。
IV. 结论
本研究建立了一种专为先进HBM集成中低温铜/电介质混合键合而设计的细晶铜电镀工艺。通过优化电镀参数，实现了亚100 nm晶粒，并改善了图形化键合焊盘上的均匀性，解决了对微细间距微缩至关重要的侧壁晶粒不均匀性问题。热表征证实，铜微观结构在高达200 °C下保持稳定，确保了与键合前集成工艺的兼容性，而在低于220 °C时的可控晶粒生长则增强了键合过程中的界面扩散。横截面FIB-SEM和EBSD分析证明了在C2W和W2W混合键合条件下可获得无空洞的界面。在高达250 °C的键合后退火下，界面晶粒增大而键合完整性未受损害，表明了在与HBM堆叠相关的热预算下具有结构鲁棒性。本研究为需要微细间距、低热预算和高电性能的下一代HBM架构提供了一条可行的途径。
文章名：Reliable Low-Temperature (≤ 250 °C) Cu/Dielectric Hybrid Bonding for High-Bandwidth Memory (HBM) Stack Integration
作者：Tran Van Nhat Anh、Prayudi Lianto、B.S.S. Chandra Rao、Chaeeun Lee、Fujino Masahisa、Nicholas Chua Boon Leong、Rong Ji、Ming Lin、Yong Hong Derrick Tan、Vempati Srinivasa Rao、Navab Singh
单位：
1.Institute of Microelectronics (IME), Agency for Science, Technology and Research (A*STAR) Singapore
2.Packaging Plating and Cleans,Applied Materials Singapore
3.institute of Materials Research and Engineering (IMRE), Agency for Science, Technology and Research (A*STAR) Singapore
4.WinTech Nano-Technology Services Pte. Ltd. Singapore
