摘要
在低温下具有非常高的介电常数和非常低的损耗的材料，为提高各种微波光学器件的性能提供了有趣的机会，例如相位移器和量子传感器。在这篇文章中，我们使用超导铝共面波导谐振器，在4到6 GHz频段内，测量了在低温下硅基薄膜SrTiO3的复介电常数和损耗。我们报告了介电常数为1950 ± 140，并且在毫开尔文温度下的高功率损耗切线（tan dSTO）为3.4 ± 0.1 × 10⁻⁴。为了进一步研究SrTiO3在新兴量子技术应用中的潜力，我们分析了tan dSTO向单光子领域的过渡。我们的研究结果揭示了一种与二能级系统损耗机制密切相关的损耗缩放特性。我们观察到在高低输入功率水平之间，tan dSTO差异接近两个数量级，这与二能级系统损耗的特征一致。

#0：10mm-10mmsto衬底-bto薄膜（300nm厚度可定制）

#1：sto外延片

2寸 外延 sto 2-20nm(可定制)- 2um Sio2(可定制) -Si(可定制)

#2：a向 bto外延片

2寸 外延 a-向 bto（300nm或者500nm，或者定制）-sto 8nm(可定制)- 2um Sio2(可定制) -Si(可定制)

#3:C向 bto外延片

2寸 外延 c-向 bto（150nm或者300nm，或者定制）-sto 8nm(可定制)- 2um Sio2(可定制) -Si(可定制)

#离子注入铒代工

#6寸DUV步进式光刻代工，最小线宽180nm，超高性价比，可以只曝光

ALOOI晶圆；--氧化铝薄膜晶圆，键合工艺和镀膜工艺

TAOOI晶圆--氧化钽薄膜晶圆，镀膜工艺

SINOI晶圆--超低损耗氮化硅薄膜晶圆，210nm-300nm-400nm-800nm

SICOI晶圆；新型量子光学平台500nm-700nm-1um

6寸LTOI晶圆批量供应；铌酸锂的有力的竞争对手，薄膜钽酸锂晶300600

8寸LNOI晶圆;8寸LNOI助力更大规模薄膜铌酸锂产品量产

LN/LT-SOI/Si/SIN  W2W&D2W异质集成

流片： 6寸 氮化硅 铌酸锂 硅光 超高性价比流片， 1个BLOCK的价格买一整片晶圆

划重点--全国产-超高性价比-6 寸硅光-氮化硅-铌酸锂流片白皮书

我们为客户提供晶圆（硅晶圆，玻璃晶圆，SOI晶圆，GaAs，蓝宝石，碳化硅（导电，非绝缘），Ga2O3,金刚石，GaN（外延片/衬底）），镀膜（PVD,cvd,Ald，PLD）和材料（Au Cu Ag Pt Al Cr Ti Ni Sio2 Tio2 Ti3O5，Ta2O5,ZrO2,TiN，ALN,ZnO,HfO2。。更多材料），键合（石英石英键合，蓝宝石蓝宝石键合）光刻，高精度掩模版，外延，掺杂,电子束光刻等产品及加工服务(请找小编领取我们晶圆标品库存列表，为您的科学实验加速。

请联系小编免费获取原文

作者：Kamal Brahim、Andries Boelen、Anja Ulrich、Michiel Debaets、Tom Tandecki、Erfan Mafakheri、Conglin Sun、Yishu Huang、Anton Potočnik、Tsvetan Ivanov、Lukas Nulens、Joris Van de Vondel、Clement Merckling、Kristiaan De Greve、Christian Haffner

引言
SrTiO3是一种初始位移铁电材料，其相对介电常数（er; STO）在10 K以下超过20,000。研究表明，这种高介电常数直接与TO1声子模式的软化有关，导致钛原子相对于氧八面体在钙钛矿单元格中的位移增大。非常大的介电常数可以通过减少有效波长来缩小器件尺寸，例如将射频（RF）波长压缩到接近亚毫米范围。结合足够低的射频损耗（tan d），SrTiO3成为一种有前景的候选材料，用于新型器件，这些器件需要在单光子级别上实现高电场约束，这一领域对未来的量子技术尤为重要。

然而，在薄膜中复制SrTiO3的期望体材料特性仍然是一个显著的挑战，在常规基底上实现这些特性更是一个更大的难题。研究表明，在从体材料过渡到薄膜时，介电常数存在限制，这些限制是由于应力限制了声子模式软化，导致在冷却时发生铁电转变，或由于氧空位导致薄膜缺陷，进而形成极化较弱（<1 nm）的死层，增加了远红外和太赫兹波段中的软模式频率。到目前为止，仅在SrTiO3生长在特殊的晶格匹配基底上时（例如YBa2Cu3O7-d）才测量到了高介电常数，从而避免了薄膜中的应力/应变积累。在另一种情况下，观察到高介电常数，但必须考虑到界面贡献；这些贡献掩盖了高介电常数，并限制了SrTiO3在实现大电容方面的应用。此外，这些相同的界面可能导致由于无定形氧化物的存在而产生高损耗，从而掩盖了真正的SrTiO3损耗。对于SrTiO3在常规基底如硅上的应用，已报道的介电常数仅为er = 1.1 × 10³，损耗切线tan d = 9 × 10⁻³（在1.5 K下）。同时，关于SrTiO3在硅基底上生长时损耗的来源，目前的理解仍然有限。材料损耗机制尚未量化：包括固有的（如光子-声子相互作用）、外在的（包括带电缺陷）或未知的精确微观来源（例如二能级系统）。这些二能级系统，尤其是在晶体材料的体内，可能是由于稀缺的缺陷所引起的。

在这篇文章中，我们展示了Si基底上的薄膜SrTiO3，其射频介电常数（er; STO）为1950 ± 140，损耗切线（tan d）为3.4 ± 0.1 × 10⁻⁴，在25 mK下，相比目前报告的最佳值，分别提高了2倍（er; STO）和30倍（tan d）。
这种低损耗的确定得益于超导微波谐振器，它们在适当设计时对耗散的贡献可以忽略不计，从而使得损耗保持在最低水平。我们的分析还扩展到了单光子功率级别，展示了在高晶体质量的SrTiO3薄膜中，广为人知的二能级系统（TLS）机制的存在，通过测量低射频激励功率到高功率的过渡来进行验证。

为探测厚度为66 nm的SrTiO3薄膜的复射频介电常数和损耗，我们采用了一种基于谐振器的技术，其实验设置如图1(a)所示。
谐振器设备由铝（Tc ≈ 1.2 K）通过电子束蒸发（见补充材料）制成，以减少沉积引起的损伤。图案化通过使用感应耦合等离子体（ICP）反应离子刻蚀（RIE）与BCl3/Cl2气体混合物，并结合电子束光刻技术，在500 nm厚的PMMA光刻胶上完成。使用矢量网络分析仪（VNA）测量待测试设备的透射端口（S21）响应，设备由五个悬挂的k=4谐振器组成，这些谐振器通过电容耦合与中心馈线相连接。在实验设置的输入端，如图1(a)所示，设置了三个衰减器以减少热辐射传递到最低温度阶段，并将电气接地的样品固定在该阶段。在输出端，使用了一个环形器，以防止来自较高温度输出线的热辐射以及反射的射频信号进入样品。高电子迁移率晶体管（HEMT）被用来放大来自谐振器的信号，以便在到达电气噪声较大的高温阶段之前进行处理。

谐振器的长度进行了调整，以实现在4到6 GHz之间大约0.5 GHz的频率间隔。
馈线和谐振器基于221 nm厚的铝共面波导，位于66 nm厚的SrTiO3薄膜之上，见图1(b)，该薄膜通过外延生长在掺硼（nB ≈ 1 × 10¹⁵ cm⁻³，电阻率r ≈ 20 ± 4 Ω·cm）的硅晶片上。SrTiO3在Si基底上的外延生长从去除本征氧化层开始，使用2%的HF溶液处理后，进行730°C的原位烘烤。分子束外延（MBE）生长过程在550°C下使用原子氧进行。有关SrTiO3薄膜MBE生长的更多细节，请参见参考文献21，其中全面描述和表征了我们的SrTiO3生长。质量、材料成分和薄膜厚度通过能量色散X射线光谱（EDS）结合透射电子显微镜（TEM）成像进行了研究，见图1(b)（右侧）和补充SF1。高温生长后的TEM图像显示，在Si-SrTiO3界面处存在约2 nm的SiOx层。使用X射线衍射（XRD）获得的摇摆曲线显示，半高宽为x = 0.168，表明具有良好的晶体结构。22通过卢瑟福后向散射光谱（RBS）对这些薄膜的测量发现Sr/Ti比为1.03 ± 0.03。为了进一步减少缺陷，通常与氧空位23,24相关，SrTiO3薄膜在氧气气氛中进行了800°C的退火处理，时间为10分钟。TEM测量表明，退火的效果是增加Si和SrTiO3层之间2–3 nm的SiOx层，见图1(b)（右侧灰度图像）。后续讨论了应力及其对测量特性的影响。

基线扣除后的传输光谱（见补充材料）如图1(c)所示。
随着设备从铝的临界温度以上冷却到28 mK，明显出现了五个共振（标记为fres;x）。这些共振的深度受到谐振器固有品质因子（Qi）与SrTiO3之间常规比例的影响。

损耗和耦合品质因子（Qc），导致了不同的耦合行为：欠耦合、过度耦合或临界耦合。随着频率的增加，共振深度减小，因为谐振器的设计耦合品质因子从4.06 GHz时的7200增加到5.88 GHz时的62,700。Qc的变化是通过调整馈线与谐振器之间的距离实现的，这确保了即使在不同芯片上介电常数和损耗变化的情况下，也能清晰地看到共振。

测量的共振频率可以用来估算射频场所经历的有效介电常数（eeff）。这可以通过使用k=4谐振器的方程来实现：

其中Lx和fres;x分别是第x个谐振器的设计长度和频率，c0是真空中的光速，关于方程(1)的推导，请参见补充材料SE1。通过将所有五个共振（水平红色虚线）映射到分析曲线（实线），可以得到有效介电常数（eeff ≈ 22 ± 1），如图2(a)所示（通过垂直的黑色虚线标出）。eeff是将所有测量共振与图2(a)中的分析曲线对齐的截距。

图2(a)中的共面波导（CPW）上的eeff通过使用准静态场求解器（Ansys Q2D）转换为每个Lx的SrTiO3相对介电常数（er; STO）；仿真基于图1(b)所示的几何结构。图2(b)展示了模拟的eeff（蓝色）与扫频的er; STO之间的关系，以及它们的模拟填充因子（F）（红色），F表示SrTiO3中束缚的能量。通过这些数据，提取出er; STO = 1950 ± 140。这一结果被认为是介电常数的保守估算：首先，它忽略了铝–SrTiO3界面上的死层效应，研究表明这些死层会导致局部介电常数减小或完全未极化的界面（er; interface ≈ 1），从而降低有效介电常数。其次，SrTiO3是在压应力下生长的，通过纳米光束衍射（NBD）测量（见补充材料）得到SrTiO3和Si晶格常数（a）的不匹配，结果显示aSTO/aSi ≈ 1.7%。压应力被观察到会向SrTiO3–Al界面放松（见补充材料）；这可能导致SrTiO3在Si界面处处于铁电相，而SrTiO3靠近材料表面时则可能处于不同的相态。

可能会放松到量子顺电态，从而导致比当前估算的更大的薄膜介电常数。最近，对于在Si上生长并在5到300 K之间表征的几乎相同薄膜，观察到了大约100 K时的介电常数峰值（见补充材料）。这种峰值通常与铁电到顺电相转变相关。此外，红外研究揭示了在200 K以下存在非中心对称的活跃软模。因此，我们的近似相同薄膜在毫开尔文温度下也可能处于铁电态。

为了表征SrTiO3的损耗行为，我们通过扫频矢量网络分析仪（VNA）输入功率从约 -53 dBm到约 -20 dBm，观察了之前讨论的五个共振频率点的功率依赖性微波损耗。
图3(a)展示了一个功率依赖的共振测量示例。为了提取损耗，我们使用了Probst等人的圆形拟合方法（见文献28），以找到每个功率下谐振器的固有品质因子（Qi）。图3(b)展示了测量的Qi与平均光子数（Navg，通过补充方程SE2计算获得）之间的关系。对于fres;2，测量得到的Qi分别为148 ± 4和4100 ± 100，对应于单光子功率级（约 -53 dBm）和高功率级（约 -20 dBm）[图3(b)]，显示出超过一个数量级的变化。

此外，同一输入功率下，谐振器之间通常会有较大的Qi变化；在本研究中，fres;1–5在约 -20 dBm时的Qi值在2000到5700之间。指定损耗来源需要考虑堆叠中不同材料的影响；这些损耗贡献与每种材料的场参与度成比例，场参与度由填充因子表示。像SiO2这样的氧化物表现出较高的损耗（tan dSiO2 ≈ 2 × 10⁻³），尤其是在低光子和低温度条件下，由于二能级系统缺陷的存在，这对于要求在单光子级别具有低损耗的量子应用来说是一个问题。通常，这些本征氧化物或在高温氧气气氛中沉积形成的氧化物薄层只有纳米级厚，且具有较低的介电常数，因此其填充因子较低。

电能损耗分析与二能级系统（TLS）模型的拟合

电能损耗
其中UOxide是氧化物中的电能，UTot是所有材料中的电能，EOxide是氧化物中的电场，Eeff是所有材料中的电场；积分范围为氧化物体积VOxide和整个仿真空间体积VT。由特定材料对系统贡献的损耗为F × tan dmaterial。SrTiO3的较大介电常数使得即使在厚度仅为数十纳米的SrTiO3薄膜中，也能将大量能量束缚在薄膜内。在本研究中，填充因子约为70%，对于提取的介电常数1950 ± 140（见图2(b)）。硅中的参与比例约为27%，假设文献中给出的tan dSi ≈ 3 × 10⁻⁶，在高功率范围内，31得出总品质因子（Q）的上限约为1.2 × 10⁶。SiO2层的参与比例为0.1%，假设典型的tan dSiO2 ≈ 2 × 10⁻³，得出对于4 nm厚的SiO2层，Qi的上限约为5 × 10⁵，eSiO2 = 3.6。31除此之外，未能识别出具有可观厚度（>1 nm）的其他层（除Si、SiOx和SrTiO3外）（见补充材料SF1）。因此，本研究中的Qi值为148 ± 4和4100 ± 100，均低于5 × 10⁵，表明损耗主要发生在SrTiO3薄膜层或其界面/表面。

TLS模型拟合
接下来，提取的Qi值通过二能级系统（TLS）模型32（蓝色虚线）和功率独立损耗（红色虚线）组合进行拟合，后者我们完全归因于SrTiO3，表示上限（见图3(b)）。
方程(3)如下所示：

其中，tan d₀ₖₗₛ是固有的TLS损耗贡献，x是共振频率，T是样品温度，Navg是近似光子数，nc是TLS的临界光子数，h和kB分别是约化普朗克常数和玻尔兹曼常数。

通过方程(3)在图3(b)中的拟合，我们估计了填充因子和中心共振频率，并且拟合与TLS损耗模型非常吻合。然而，TLS的确切性质仍在科学研究中，17它们对损耗的贡献可能与缺陷相关，可能表现为隧穿原子33/电子34，或由于与主材料中的磁性杂质的间接相互作用。35

TLS损耗验证
我们进行了两项独立的测量来验证TLS损耗机制的存在。首先是上述的功率依赖性扫频实验，其次是双音泵浦探测实验，其中失谐的泵浦通过饱和去共振的TLS态导致频率偏移36（见补充材料），在这两种情况下均观察到了预期的TLS缩放。

我们发现F × tan d₀ₖₗₛ = (6.4 ± 0.1) × 10⁻³。考虑到典型的Si（SiO₂）tan dlow，预计大约为1.6 × 10⁻⁵（5 × 10⁻³）37（基于70%的SrTiO3填充因子和提取的F × tan d₀ₖₗₛ），我们可以估计固有TLS损耗为tan d₀ₖₗₛ = (9.2 ± 0.1) × 10⁻³。这个值与典型的TLS损耗（tan d₀ₖₗₛ ≈ 5 × 10⁻³）在各种表面氧化物中的结果相当20。

功率独立损耗
从拟合结果（红色虚线）图3(b)中，我们发现功率独立损耗为1/QSTO ≈ 2.3 × 10⁻⁴。考虑到填充因子，tan dSTO ≈ (3.4 ± 0.1) × 10⁻⁴。这个值低于体SrTiO3的损耗，根据文献，预计在GHz频率下，体SrTiO3的损耗大约为1 × 10⁻³。39,40这是一个预期的结果，因为外在损耗机制（如由氧空位引起的电荷缺陷）的贡献与介电常数直接相关。41由于测量是在极低（mK）温度下进行的，远离预期的介电常数峰值，因此在100 K处的损耗峰值可能会由于应力而出现，甚至可能比体晶体中测得的损耗更低；如果通过偏压43或缺陷工程调节er;STO使得低介电常数可接受，可能会实现更低的损耗。接近损耗峰值，在较高温度下，介电常数应随温度的变化而增加，正如在Si和DyScO3基板上生长的SrTiO3薄膜中所见。27,42,43

高功率下的频率偏移
在较高功率下，图3(a)中出现了与TLS偏移无关的频率偏移。已观察到铝超导谐振器在较高温度下向较低频率偏移44；这是由于热准粒子破坏了库珀对，导致了增加的动力学电感分数45,46。然而，这种偏移与图3(a)中的结果相反，并且在-20 dBm下未观察到温度增加；没有找到适合的模型来解释这种偏移，进一步的工作仍在进行中。

结论

这些结果显示，相较于现有技术，SrTiO3薄膜在Si基底上的射频介电常数和损耗有了显著改善。通过场参与度的分析，本研究表明，损耗似乎源自整个SrTiO3体积，而不仅仅是界面效应；然而，我们的分析并未揭示这些损耗是均匀分布的，集中在界面附近，还是以其他形式存在于薄膜内。因此，我们识别出迫切需要进一步的工作，以关联低功率TLS损耗与高功率本征/外在损耗在SrTiO3中的微观起源。在低功率范围内，通过研究并减少SrTiO3中TLS的源，可能会显著减少损耗。特别是高功率损耗（tan dSTO = (3.4 ± 0.1) × 10⁻⁴）比低功率损耗（tan d₀TLS = (9.4 ± 0.1) × 10⁻³）低近两个数量级。本研究旨在表明，SrTiO3是实现高电容器件的日益有前景的候选材料，这些器件可以与常规超导材料在低温下配对，以克服损耗限制，尤其适用于未来的纳米技术和量子应用。

请参阅补充材料，了解样品超导临界温度、系统设置和配置、文中讨论的二能级系统（TLS）拟合参数，以及提供支持TLS缩放数据的附加双音泵浦-探测实验、材料表征和设备图像。最后，讨论了应力和材料质量对于文中讨论的特定样品的影响。