摘要—首个具有深度神经网络（DNN）电路的三片堆叠CMOS图像传感器已成功开发。该传感器采用了 wafer-on-wafer-on-wafer（WoWoW）工艺制造，该工艺包括6μm间距的面对面和面对背Cu-Cu连接以及6μm间距的通孔（TSV）。在本研究中，我们报告了一种新型WoWoW工艺，使得可以将内置DNN的人工智能芯片添加到传统高性能、高分辨率的二片堆叠图像传感器的底部晶圆上。我们讨论了WoWoW工艺的改进、电气特性和可靠性，以及所提议设备的成像结果。

关键词— Cu-Cu混合键合、晶圆级键合、wafer-on-wafer-on-wafer、三片堆叠、硅通孔（TSV）、应力迁移、电迁移、图像传感器、人工智能（AI）

12寸 PECVD

SICN SIN SIO2镀膜代工 代工

12寸混合Cu/SICN键合代工,EVG机台

12寸cu/sicn图案片定制，用于混合键合调试

12寸cu/sio2图案片定制，用于混合键合调试

用于混合集成，超高的生产效率，颗粒度过关，膜厚均匀

I. 引言
最近，三片堆叠图像传感器在流行度上呈现上升趋势，提出了各种设计改进。这些改进包括增加安装的门数量，以增加事件视觉传感器[1]，以及通过将驱动光电二极管的晶体管安装在不同的硅基板上来微型化像素[2]。此外，边缘数据被输入到人工智能（AI）芯片中，该芯片计算处理多图像数据用于面部和物体识别。为了提高延迟、安保性和功效，图像传感器和AI芯片应集成到单一芯片中，在这种芯片中，图像数据必须通过深度神经网络（DNN）处理[3]。因此，装备DNN的三片堆叠图像传感器，其中AI芯片被集成到传统二片堆叠图像传感器的底部晶圆中，被认为是实现边缘计算的最佳选择，同时保持卓越的成像特性。此外，这种三片堆叠图像传感器[4]可以增加晶体管数量并集成高动态范围（HDR）功能[5]。在本研究中，我们开发了一种新型的wafer-on-wafer-on-wafer（WoWoW）工艺，使得内置DNN的AI芯片可以被添加到传统高性能、高分辨率的二片堆叠图像传感器的底部晶圆上。我们讨论了WoWoW工艺的改进、电气特性与可靠性，以及成像结果。

II. 测试载体设计和工艺流程
A. 测试载体设计
提出的三片堆叠图像传感器的顶部、中部和底部芯片，以及示意图如图1所示。顶部芯片的像素尺寸为1.12μm，阵列为50MP；中部芯片包含驱动像素和模数转换器（ADC）；底部芯片配有图像信号处理器（ISP）用于预处理读取图像、用于推断物体的DNN电路，以及静态随机存取存储器（SRAM）模块。中部和底部芯片通过约20K个硅通孔（TSV）连接。

B. WoWoW工艺流程
使用wafer-on-wafer（WoW）工艺制造传统二片堆叠图像传感器的流程如图2(a)所示。首先，通过面对面对接（F2F）混合键合将顶部和底部晶圆堆叠，形成WoW堆叠。然后，顶部硅基板被薄化，并形成颜色滤光片和片上镜头。使用WoWoW工艺制造三片堆叠图像传感器的工艺流程如图2(b)所示。首先，通过F2F混合键合将顶部和中部晶圆堆叠，形成WoW堆叠。然后，中部硅基板的厚度被减少到3μm，并在背面形成TSV和键合铜焊盘。每个TSV的直径为600nm，键合铜焊盘的宽度为3μm。TSV和铜焊盘的间距相同，均为6μm。在第二步键合中，通过面对背（F2B）键合将WoW堆叠和底部晶圆电连接。最后，顶部硅基板被薄化，并形成颜色滤光片和片上镜头。

本研究中使用的测试载体具有6μm间距的混合键合铜焊盘。顶部、中部和底部晶圆上所有混合键合铜焊盘的尺寸相同，并且被认为是对称设计。该测试载体包括多种测试结构，包括凯尔文结构、菊花链和电气泄漏。为了了解混合键合质量以及F2B键合过程后的电气性能，设计了一个6µm间距的全覆盖菊花链。该设计延伸至包含中部晶圆TSV的顶部和底部晶圆之间。

III. 结果与讨论
A. F2F和F2B混合键合结果
通过界面键合质量和对准精度来评估键合质量。界面键合质量通过扫描声学显微镜（SAM）进行评估。在工艺优化之后[6]，F2F键合和F2B键合的SAM图像完全为黑色（图3）。这表明没有观察到明显的键合空隙。

WoW叠加是通过在混合键合工艺后，使用红外工具测量定位在晶圆表面的对准标记来确定的。此外，这种叠加可以分为线性成分，包括X、Y、Θ和缩放，以及非线性成分，由残余成分表示。确保F2B混合键合的精度对于保持最佳质量和确保正确的菊花链连接至关重要。为此，在F2F后和F2B后对准标记被精确定位，以便进行两者工艺的对比分析，为工艺优化提供有价值的见解。

图4显示了从WoW叠加结果中提取的F2F和F2B键合缩放参数的相关性。这一观察表明F2F键合缩放参数与F2B键合缩放参数之间存在比例关系。此外，已有研究表明键合缩放参数与晶圆翘曲有关[7]，而晶圆翘曲受到设备的FEOL（前端工艺）和BEOL（后端工艺）结构中存在的应力的影响。在WoWoW工艺流程中，只有中部硅基板在F2F键合后被薄化，而FEOL和BEOL结构保持不变。这表明F2F键合缩放参数与F2B键合缩放参数呈比例相关。因此，在三层堆叠结构中，必须调整F2F键合缩放参数，以优化F2B键合缩放参数。

如图5所示，F2F和F2B键合缩放参数已被调整，以确保两者的缩放参数相等。此调整通过改变顶部、中部和底部晶圆的翘曲度来实现。因此，WoW混合键合在F2F和F2B上的叠加精度低于0.2μm。这成功实现了F2F和F2B混合键合的卓越精度，保持了最佳的键合质量，并确保了正确的菊花链连接。

图6显示了三层堆叠图像传感器的横截面扫描电镜（SEM）图像。图中展示了通过WoWoW工艺集成的三片晶圆，分别为顶部、中部和底部层。顶部和中部层的铜焊盘通过F2F混合键合连接，确保了精确的对准和高精度。TSV通过薄化后的中部硅基板形成，背面的BEOL互联和用于F2B混合键合的铜焊盘也无异常地形成。中部层背面和底部层前面形成的铜焊盘通过F2B混合键合成功连接，从而构建了三层堆叠结构。

B. 凯尔文电阻和菊花链良率
WoWoW工艺的质量通过多种测试结构进行测量，包括凯尔文结构、菊花链和电气泄漏。

图7显示了凯尔文结构电阻的累计百分比图（6μm间距F2F Cu-Cu混合键合，6μm间距TSV和6μm间距F2B Cu-Cu混合键合）。结果表明，凯尔文结构表现出低电阻，单位电阻小于0.2Ω，并提供了100%的连续性确认。

图8显示了50,000个链接的6μm间距全覆盖菊花链的电阻累计图（6μm间距面对面对接Cu-Cu混合键合，6μm间距TSV和6μm间距面对背Cu-Cu混合键合）。如图所示，小电阻分布显示了良好的电气连接性，并且通过底层到顶层的电气路径是通过Cu-Cu连接和TSV建立的。我们得出结论，大规模菊花链50,000个链接的电阻足够低，小于0.2Ω/单位，并且100%连续性得到了确认。

图9显示了TSV与硅基板之间的漏电流。漏电流被抑制在1.0×10⁻¹ A以下。这些值表明TSV结构得到良好的隔离，这归功于TSV隔离步骤中的有效隔离衬底[8]。

图10显示了F2B键合过程中Cu与Cu界面的漏电流。漏电流被抑制在1.0×10⁻¹² A以下。漏电流保持稳定，未观察到明显的击穿现象。这些值表明F2B键合界面具有较高的可靠性。

C. 可靠性
WoWoW工艺的电气可靠性至关重要，因为它涉及到两次混合键合、两次键合后的退火以及两次硅薄化。这些工艺使得F2F和F2B Cu-Cu连接以及TSV受到复杂的应力条件，这些条件可能导致Cu互连中的空洞。此外，这些工艺对互连的热预算要求比传统的WoW工艺更高，这可能导致接线退化。工艺过程中的热预算对Cu互连的材料特性有显著影响。热处理和温度波动会显著改变接线中的晶体结构和缺陷密度，从而影响电迁移行为。电迁移是一个关键现象，特点是金属原子在电流流动的作用下迁移。该现象对互连的退化或失效构成重大风险，因此需要通过系统的测试方法进行可靠性评估。

我们评估了应力诱导空洞（SIV）测试，该测试测量了在175°C下1000小时期间的电阻变化。图11显示了50,000个链接的6µm间距全覆盖菊花链的电阻变化（6µm间距面对面对接Cu-Cu混合键合，6µm间距TSV，和6µm间距面对背Cu-Cu混合键合）。SIV测试后未观察到结果的差异。

图12显示了6µm间距全覆盖菊花链的电迁移（EM）寿命测量的累计概率分布（6µm间距面对面对接Cu-Cu混合键合，6µm间距TSV，和6µm间距面对背Cu-Cu混合键合）。实验结果表明，预计寿命超过10年，表明这些Cu-Cu互连具有优异的可靠性。

D. 成像结果
高动态范围（HDR）是一个至关重要的特性，它显著影响图像质量。HDR使得在非常亮和非常暗的区域都能捕捉到细节，从而增强图像的整体质量。这确保了高光和阴影中的信息得以保留，产生更逼真的图像。HDR的有效性在各种拍摄条件下得到了验证，包括逆光和对比度明显的场景。

我们开发了一种新型的WoWoW工艺，使得可以将内置深度神经网络（DNN）的AI芯片集成到传统二片堆叠图像传感器的底部晶圆中。这个三片堆叠图像传感器能够增加晶体管的数量，并集成HDR功能。

我们进一步通过将HDR功能应用于输入图像来测试物体识别能力，如图13所示。我们创建了明亮和昏暗的房间环境，放置了橙子，并测试它们是否能够在两种环境中同时被识别。图13（a）和（b）所示的图像是在正常模式下拍摄的；橙子只能在明亮或昏暗的环境中被识别。相比之下，图13（c）所示的图像是在HDR模式下拍摄的；橙子在两种环境中都能同时被识别。因此，所提出的传感器表现出了显著提高的物体识别能力。