12.1 引言

由于缺乏高质量、大直径和低成本的原生氮化镓 (GaN) 衬底，GaN 外延不得不在异质衬底上进行异质外延[1]。

在异质外延过程中，外延层与衬底之间的晶格常数和热膨胀系数 (CTE) 失配会导致在生长过程中或从生长温度冷却到室温的过程中产生缺陷。图 12.1 显示了 GaN 与各种常用衬底和 AlN 之间的晶格失配和热失配[2]。

图 12.1 Si、SiC、AlN 和 GaN 的晶体参数展示了 GaN 在 Si、SiC 和 Al2O3 上外延生长面临的困难根源。

为了在这些异质衬底上进行 GaN 外延，已经开发出各种缓冲层结构和生长起始方法。这些缓冲层使得 GaN 层即使在存在较大晶格失配的情况下也能生长，并将缺陷密度限制在 1e10 cm² 到 1e8 cm² 之间。大量研究反复表明，随着外延层厚度的增加，异质外延GaN中的缺陷密度会降低。然而，CTE失配仍然是一个重大挑战，它限制了在每个衬底上生长的GaN外延层的厚度（从而限制了质量）。对于功率器件（横向和纵向），还需要生长厚的GaN层以实现所需的电压阻断能力。在SiC和蓝宝石上不可能外延出高质量的厚GaN层。对于硅基器件，经过大量的研发，已能够在6英寸Si (111) 衬底上生长5 μm Si基GaN，并实现650 V工作电压。然而，晶圆破损仍然是一个关键问题，并且根据关键的Ron*Coss和Ron*Eoss指标判断，器件性能仍然落后。对于800硅基器件，Si基GaN的可用厚度已降至3 μm以下，导致器件工作电压低于200 V。虽然在某些情况下（例如蓝宝石衬底上的功率HEMT），薄GaN层可用于功率器件，但外延膜的质量有限会降低器件的性能和可靠性。[1,2] QST技术通过利用与GaN匹配的核心晶圆CTE，克服了CTE失配的限制，并为GaN外延提供了Si (111) 表面。Si (111) 表面的CTE使得能够使用成熟的GaN-on-Si外延方法，并且 CTE 匹配可以实现厚 GaN 层的生长，并优化缓冲层以降低缺陷密度 [3–9]。

划重点

#用于氮化镓外延的

68寸 多晶AlN衬底-SIO2-薄膜Si衬底，大尺寸氮化镓外延

68寸 SI-薄膜4hSIC衬底--更低成本获取半绝缘衬底，获得更高质量的 GaN外延

Si-薄膜单晶GaN衬底

我们常见的键合技术 有硅玻璃键合 金金键合，金锡键合，金硅键合，临时键合等等 。但是当我们遇到一些需要低温键合，或者一些特殊材料时，或者应用场景时，上述键合方式很难满足一些特殊场景的应用，

因此科学家提出了表面活化键合技术，这种技术 使键合技术所覆盖的材料范围更加广泛，比如

GaAs-SiC，InP-Diamond， LN-SiC，Si-Si，GaN-Dlamond,Sl-Diamond,蓝宝石-蓝宝石，金刚石-sic, sic-inp,sic-LN, ic-ga2o3,glass--glass，Si-SiC，Si-GaAs、GaAs- SiC、Si–SiC、SiC–SiC、Ge–Ge  、Al 2 O 3 -Al 2 O 3 ，GaP-InP， GaN-Si、LiNbO 3 -Al 2 O 3 、LiTaO 3 -Si and more(晶体，陶瓷，等等)

扩展的多材料的体系，将键合技术扩大了应用范围

*MEMS传感器             *光子集成电路                   *半导体激光器

*功率器件                        *3D封装                        *异质集成

我们为客户提供晶圆（硅晶圆，玻璃晶圆，SOI晶圆，GaAs，蓝宝石，碳化硅（导电，非绝缘），Ga2O3,金刚石，GaN（外延片/衬底）），镀膜方式（PVD,cvd,Ald，PLD）和材料（Au Cu Ag Pt Al Cr Ti Ni Sio2 Tio2 Ti3O5，Ta2O5,ZrO2,TiN，ALN,ZnO,HfO2。。更多材料），键合（石英石英键合，蓝宝石蓝宝石键合）光刻，高精度掩模版，外延，掺杂,电子束直写等产品及加工服务(请找小编领取我们晶圆标品库存列表，为您的科学实验加速。

激光器芯片/探测器芯片/PIC芯片封装耦合服务"

请联系小编免费获取原文，也欢迎交流半导体行业，工艺，技术，市场发展

在本节中，我们将详细介绍 QST 晶圆的构造。12.2 节介绍了在 QST 上进行 GaN 外延的方法和特性。12.3 节展示了已在 QST 上验证的器件结果。

12.2 QST 结构

图12.2 QST晶圆的结构。

图 12.2 显示了标准的 QST 结构。该结构由一个 CTE 匹配的芯层组成，芯层周围覆盖着多层保护性介电膜。这些保护膜确保了 QST 晶圆能够满足现代制造设备和清洁度要求。

然后，在 QST 晶圆上再涂覆一层介电层，形成一个光滑且可键合的表面，并将 (111) 取向的 Si 层键合到该表面。该 Si (111) 表面已准备好进行外延，可以使用常见的 GaN-on-Si 方法进行高质量的外延。

图 12.3 展示了 QST 晶圆靠近顶面的 SEM 横截面，显示了 QST 结构的各个层。

图 12.3 QST 顶部的 SEM 横截面，显示底部为 AlN 陶瓷，顶部为 Si(111) 层。中间可见各种涂层。

图 12.4 各种 GaN 衬底（包括作为 QST 晶圆核心基础的 poly-AlN）的 CTE 与温度的关系。

CTE匹配的芯层采用多晶AlN陶瓷，并采用各种添加剂和制造工艺细节进行设计，使其CTE在很宽的温度范围内与GaN的CTE匹配。图12.4显示了CST芯层和各种常见异质衬底的CTE。从图12.4可以清楚地看出，QST与GaN的CTE匹配度最高。

图 12.5 成品 8 英寸 QST 晶圆。

图12.5显示了8英寸QST晶圆的图片。QST晶圆在8英寸代工厂生产，其成本和产量规模足以满足大批量生产的需求。

12.3 QST的热导率和QST叠层的热阻

图 12.6 不同混合物 AlN 陶瓷的热导率随温度的变化。

图12.6显示了可用于QST制造的各种AlN陶瓷配方的热导率。目前的QST产品采用AlN170型陶瓷，其热导率明显高于Si晶圆。下一节中介绍的结果表明，在 QST 上生长的优质厚 GaN 的高热导率与核心的高热导率共同作用，与具有当前 QST 结构和材料的 Si 相比，产生了明显的热优势。

图 12.7 所使用的 3D 模拟几何。

此外，标准QST结构的三维（3D）热模拟表明，QST上的功率器件受益于QST核心的高热导率，这从模拟中QST核心的大幅温降可以看出，如图12.7所示。热模拟还表明，可以通过优化工程化的QST核心和可根据需要使用的包裹层来进一步优化QST上GaN射频电子器件的性能，从而提供高热性能平台。

12.4 QST上的GaN外延

图 12.8 16μm 厚 GaN 外延层的 SEM 横截面。

QST的Si(111)外延表面使得我们能够使用先进的方法进行QST上GaN的Si外延。此外，CTE匹配降低了对热失配应变和缓冲层进一步优化的需求，从而提高了外延层的质量。最后，可以在QST上生长厚外延层，从而进一步降低缺陷密度。利用 QST 提供的这些特性，我们在 QST 上展示了质量极佳的厚 GaN 外延层，如图 12.8 中 16μm 厚的 QST 上 GaN 外延层的 X 射线横截面所示。

与功率器件相关的材料质量指标是热导率，

图 12.9 5μm 厚 GaN-on-QST 的块体热导率，表明 GaN-on-QST 薄膜质量良好。图片由佐治亚理工学院 Sam Graham 教授等人提供。

其随着缺陷密度的降低而提高。图 12.9 显示了通过热反射法测量 5μm QST 层上 GaN 的热导率。可以看出，该热导率接近体 GaN 热导率，表明材料质量良好。GaN-on-QST 外延层的高热导率这也直接改善了 GaN-on-QST 器件的热响应，如下节所示。

表 12.1 中的 XRD 数据提供了有关 GaN-on-QST 层质量的更多信息。可以看出，5μm 厚的 GaN-on-QST 外延层实现了非常好的XRD FWHM，分别为 300 角秒 (002) 和 370 角秒 (102)，并且随着 GaN 外延厚度的增加，外延层的质量进一步提高。这些惊人的结果之所以可能，是因为 QST 与 GaN 的热膨胀系数 (CTE) 良好匹配，从而降低了应变并提高了 GaN 外延层的质量。在 CTE 不匹配的情况下，常见的观察结果是，经过一定厚度。然而，对于QST，XRD FHWM会随着厚度的增加而改善。本表中展示的30μm QST基GaN XRD FWHM也再次有力地证明了QST能够实现极高质量且非常厚的QST基GaN外延层，这些外延层适用于垂直器件。

表12.2提供了具有不同缓冲层厚度的2DEG结构的霍尔特性数据，这些结构的目标阻断电压范围适用于功率开关。

可以看出，所有厚度都表现出非常好的2DEG质量。

此外，我们还通过使用图12.10所示的结构，通过在去除2DEG层后放置在蚀刻表面上的焊盘以及与Si层的电接触进行垂直电流阻断测试，表征了QST基GaN外延层的电压阻断能力。如图 12.11 所示，对于 15μm 的外延厚度，整个晶圆上均匀实现了 1800 V 的阻断电压。

这些结果证明了 GaN-on-QST 的卓越品质以及该技术在高压功率器件中的适用性。

图 12.9 5μm 厚 GaN-on-QST 后 GaN XRD FWHM 的质量会下降。

图 12.9 5μm 厚 GaN-on-QST 的块状热导率表明薄膜质量良好。

图片由佐治亚理工学院的 Sam Graham 教授等人提供。

表 12.1 不同厚度 GaN-on-QST 外延层的 XRD 摇摆曲线 FWHM 值。

表 12.2 GaN-on-QST 的 2DEG 参数与外延厚度和目标阻挡能力的关系。

图 12.10 用于垂直阻断电压测试的外延层结构。

图 12.11 8 英寸晶圆上不同位置的垂直阻挡能力与缓冲厚度的关系图。

12.5 功率器件

功率转换器件是系统的关键组件，必须满足严格的性能、可靠性和成本要求。系统级约束要求功率转换子系统必须针对成本、可靠性、效率、电磁兼容性、尺寸和重量进行优化。这些相互冲突的优化目标，使得功率器件必须作为系统组件进行考虑和评估。

从系统级角度来看，半导体材料的热阻，以及更普遍地说，用于制造和封装器件的材料系统组件的热阻，是一个关键参数。虽然材料的击穿场和迁移率通常用于比较半导体的性能潜力，但材料系统所能实现的热阻对最终的功能和性能有着很大的影响。

经典功率器件是使用同质外延硅，以及最近的同质外延碳化硅外延层制造的。低缺陷密度和高质量单晶硅和碳化硅衬底的出现，使得后端制造工艺变得简单，只需减薄晶圆以降低热阻，并通过在铜合金板上焊接来缩短封装时间。除了常用的TO220、TO247以及各种PQFN和芯片级封装等功率器件封装外，最高功率的硅器件还采用能够实现双面冷却的方法进行封装。

对于GaN和其他需要异质外延的材料，封装工艺变得更加复杂，原因有两个：

l 该材料体系现在包含非原生衬底和各种引入热阻的界面；

l 晶格和热膨胀系数失配引起的异质外延应力管理需求也延伸到了晶圆减薄和封装工艺。

采用 GaN-on-QST 技术，由于 CTE 失配导致的应力不足问题得以极大消除，并且晶圆可以轻松减薄至 100 μm 或更薄，甚至可以去除晶圆，从而完全消除衬底和介电层的热阻。此外，AlN 核心陶瓷的绝缘特性使散热器与高压电源实现电隔离。因此，通过提供高热导率、低应力和高绝缘性的衬底，QST 技术有机会提升 GaN HEMT 器件的性能，从而实现器件的全部本征性能，正如 BFOM 所预测的那样。

表 12.3 列出了三种代表 Si、SiC 和 GaN 功率器件技术的先进器件的数据表规格。表 12.3 还列出了与开关功率转换器相关的性能系数（根据数据表数值计算得出）。从表 12.3 中，我们可以得出以下结论：

(1) GaN 器件具有最佳（最低）的 RonCg 和 RonQg 性能。

(2) Si 器件具有最佳的 Ron*Coss。

表 12.3 同类最佳设备的设备指标比较

(3) Si 和 GaN 技术的 Ron*Eoss 数值相似。

(4) GaN 器件具有最佳的 Ron*Qoss，在这方面远优于 Si。

虽然由于 GaN HEMT 是横向的，而 Si 和 SiC 器件是纵向的，因此比较起来比较起来比较复杂，但仍然可以分析影响上述参数的主要因素。栅极电容与其他因素有关，其中包括栅极面积，而栅极面积由栅极长度和栅极宽度的乘积决定。并且，至少在与优化器件结构相关的某些参数范围内，输出电容和输出电荷与器件的有源面积成正比。

显然，在比较 Ron*Coss 和 Ron*Eoss 数值时，GaN 和 SiC 器件并未表现出 Baliga 的 FOM 所期望的优异性能。虽然 SiC 器件可能已达到其极限优化，但本观察结果表明，如果能够通过减小栅极-漏极间距、优化外延层结构和降低热阻来缩小器件面积，GaN 器件的性能仍有提升空间。QST 提供了一个热性能良好的平台，能够在大面积衬底上生长高质量的厚外延层，并提供了高性能、大批量 GaN 功率器件所需的成本、体积和性能。

以下结果证明：

(a) QST 基 GaN HEMT 提供最先进的性能。

(b) QST 基 GaN 通过易于移除的衬底支持垂直器件。

以下结果表明，GaN-on-QST 的功能将推动 GaN 技术发展的下一步，即提供高性能功率器件，以满足电力电子行业新的大批量应用（例如太阳能逆变器和汽车电机驱动器）的性能、成本和体积要求。

12.5.1 QST 上的横向功率器件

图 12.12：在 25°C 和 150°C 温度下，在 200mm QST 基 GaN 衬底上生长的 5.6μm 厚缓冲层的垂直缓冲层泄漏。

经 K. Geens 等人许可转载，“200mm 工程衬底上的 650 V p-GaN 栅极功率 HEMT”，2019 年 IEEE 第七届宽带隙功率器件与应用研讨会 (WiPDA)，2019 年，第 292-296 页，https://doi.org/10.1109/WiPDA46397.2019。8998922。

Qromis 与 IMEC 合作，展示了 QST 平台在横向功率器件方面的性能。IMEC 采用其先进的 p-GaN 栅极增强型 SOI 基 GaN 晶体管工艺制造 GaN-on-QST，仅进行了微小改动。IMEC 用于生产 p-GaN 栅极 HEMT 的外延层是在 AIXTRON MOCVD 系统中，使用 AIXTRON G5+ C 行星反应器在 200 毫米（8 英寸）QST 基 GaN 晶圆上生长的。外延层结构由 5 μm 厚的缓冲层、GaN 沟道、AlGaN 势垒层和 p-GaN 盖层组成。(Al)GaN 缓冲层已在 QST 外延晶圆上开发，并通过泄漏和色散测量，符合 650 V 工作电压的要求。图 12.12 显示的垂直漏电流表明，缓冲器在高达 700 V 的电压下，满足 25°C 时 1 μA/mm 和 150°C 时 10 μA/mm 的规格。

图 12.13 显示在 25°C 和 150°C 时，背栅应力为 650 V/10 s 的 RTLM 衰减率在 10% 的范围内。基于此数据，该缓冲器已达到 650 V 工作电压和高达 150°C 的工作温度要求。

背面接触是通过蚀刻穿过外延层直至 Si 外延生长表面的通孔建立的。p-GaN 盖层的设计确保了其在 E 模式中的工作，而 p-GaN 栅极是通过对 p-GaN 盖层进行选择性 ICP-RIE 蚀刻而形成的。图 12.14 展示了本文报道的器件的显微照片，其栅极宽度为 36 毫米，栅极尺寸 (LG) 为 1.5 微米，栅极尺寸 (LGD) 为 16 微米。

图 12.15 比较了在 200 毫米 QST 基 GaN 衬底上制造的 p-GaN 栅极 HEMT 功率晶体管的输出特性和传输特性，并与 200 毫米 Si 基 GaN 衬底进行了比较，结果显示 RDSon 和传输特性性能匹配。器件的导通电阻为 15Ω·mm，栅极击穿电压高于 10 V。10μA/mm 时的阈值电压为 2.9 V。

图 12.13：在 Si (111) 层上施加 650 V/10 s 背栅应力后，25°C 和 150°C 下 GaN-on-QST 衬底缓冲扩散的瞬态波形。

经 K. Geens 等人许可转载，“200 毫米工程衬底上的 650 V p-GaN 栅极功率 HEMT”，2019 年 IEEE 第七届宽带隙功率器件与应用研讨会 (WiPDA)，2019 年，第 292-296 页，https://doi.org/10.1109/WiPDA46397.2019。8998922。

图 12.14：QST 衬底上 36 毫米 p-GaN 栅极 HEMT 器件的显微镜图像。

经 K. Geens 等人许可转载，题为“200 毫米工程衬底上的 650 V p-GaN 栅极功率 HEMT”，2019 年 IEEE 第七届宽带隙功率器件与应用研讨会 (WiPDA)，第 292-296 页，https://doi.org/10.1109/WiPDA46397.2019。8998922。

图 12.16：150°C 下，200mm QST GaN 衬底上 36mm p-GaN 栅极功率 HEMT 的关断态漏电特性 (VGS¼0V)，Si(111) 器件层接地，测量至硬击穿，显示与 650V 工作电压相比至少有 200V 的裕度。

经 K. Geens 等人许可转载，“200mm 工程衬底上的 650V p-GaN 栅极功率 HEMT”，2019 年 IEEE 第七届宽带隙功率器件与应用研讨会 (WiPDA)，2019 年，第 292-296 页，https://doi.org/10.1109/WiPDA46397.2019。8998922。

图 12.16 显示了在 150°C 下测量时，关断状态下漏极漏电流远低于 1μA/mm，并且在硬击穿之前至少留有 200 V 的裕度。

图 12.17 显示了制备的功率 HEMT 的 CdV 特性，证明了 GaN HEMT 所期望的优异栅极电容特性。在单个器件上进行的高温反向偏置 (HTRB，图 12.18) 和高温栅极偏置 (HTGB，图 12.19) 应力测试表明，这些器件能够明显承受高温应力，而晶体管特性仅有微小的变化。

总体而言，这种 CMOS 兼容技术对于电机驱动等 600 V 应用非常有前景，因为晶圆尺寸和缓冲层厚度都能得到满足。此外，我们已经看到，在硅衬底上，可以生长的缓冲层厚度存在限制。 QST 衬底的使用克服了这一限制，使得在 SEMI 标准衬底厚度上进行加工成为可能，并且与不断增大的衬底尺寸相结合。

图 12.17：25°C 时在 200mm GaN-on-QST 衬底上制备的 36mm p-GaN 栅极功率 HEMT 的 CdV 特性。

经 K. Geens 等人许可转载，题为“200mm 工程衬底上的 650V p-GaN 栅极功率 HEMT”，2019 年 IEEE 第七届宽带隙功率器件与应用研讨会 (WiPDA)，第 292-296 页，https://doi.org/10.1109/WiPDA46397.2019。8998922。

图 12.18 (A) 高温热平衡应力下 200 毫米 GaN-on-QST 衬底上 36 毫米 p-GaN 栅极功率 HEMT 的漏极和栅极电流；(B) 150°C 高温热平衡应力前后栅极和漏极电流对比。

经 K. Geens 等人许可转载，“200 毫米工程衬底上的 650 V p-GaN 栅极功率 HEMT”，2019 年 IEEE 第七届宽带隙功率器件与应用研讨会 (WiPDA)，2019 年，第 292-296 页，https://doi.org/10.1109/WiPDA46397.2019。8998922。

12.5.2 QST 上的垂直功率器件

采用金属有机化学气相沉积 (MOCVD) 技术在 150 mm QST 衬底上生长外延 GaN 层。这些外延层包括 2μm GaN 成核层、1.3μm n+GaN:Si 接触层（Nd 浓度为 ¼5 × 1018 cm 3）和 12.3μm n-GaN 漂移层（Nd 浓度小于 1 × 1016 cm 3）。

图 12.19 (A) 高温晶界应力 (HTGB) 下 200 毫米 GaN on-QST 衬底上 36 毫米 p-GaN 栅极功率 HEMT 的漏极和栅极电流；(B) 150°C 高温晶界应力前后栅极和漏极电流对比。

经 K. Geens 等人许可转载，“200 毫米工程衬底上的 650 V p-GaN 栅极功率 HEMT”，2019 年 IEEE 第七届宽带隙功率器件与应用研讨会 (WiPDA)，2019 年，第 292-296 页，https://doi.org/10.1109/WiPDA46397.2019。8998922。

图 12.20：利用工程衬底实现独立垂直 GaN 肖特基势垒二极管的工艺流程示意图

图 12.21：在 QST 衬底上生长的垂直二极管外延层的扫描电子显微镜横截面。

经 A.D. Koehler、L.E. Luna、M.J. Tadjer、O. Aktas、T.J. Anderson、K.D. Hobart 和 F.J. Kub 许可转载，“基于 150 毫米工程衬底制造真正的垂直 GaN 肖特基二极管”，CS Mantech 会议文摘，2018 年 14.9。

如图 12.20 所示，将 150mm 晶圆（图 12.21）切割成 10mm x 10mm 的样品，并通过电子束蒸发沉积 Ni/Au (200/2000 nm) 肖特基接触层并将其剥离。然后将样品倒置并安装在涂有蜡的载体晶圆上。将样品浸入化学蚀刻剂中，以切割并剥离 QST 衬底。然后，用 45% KOH 溶液蚀刻 GaN 过渡层。之后，在电镀 30μm 厚的铜之前，沉积 Cr/Au (5/100 nm) 种子层。最后，将样品浸泡在二甲苯中去除蜡，完成垂直整流器工艺。

以顶部肖特基金属为阳极，晶圆试样背面的电镀铜为阴极进行电学特性测试。使用 Keithley 4200A-SCS 参数分析仪表征导通状态，并使用 Keithley 237 高压源测量单元表征击穿电压。GaN 薄膜坚固耐用，易于承受探测，在表征过程中不会破裂。

图 12.22 (A) 肖特基势垒二极管的正向传导特性。(B) 肖特基势垒二极管的反向击穿特性。

经 A.D. Koehler、L.E. Luna、M.J. Tadjer、O. Aktas、T.J. Anderson、K.D. Hobart 和 F.J. Kub 许可转载，“基于 150 毫米工程衬底制造真正垂直 GaN 肖特基二极管”，CS Mantech Conf. Digest 14.9，2018 年。

如图 12.22B 所示，肖特基势垒二极管的正向传导表现出较高的开关比，理想因子为 n = 2。该结果来自直径为 250μm 的点，代表了整个样品中器件的典型值。

肖特基势垒二极管的反向击穿特性显示出较高的击穿电压 (VBR)，为 782 V（图 12.22A）。然而，未实施边缘终止或表面钝化。击穿测量是在真空探针台上进行的。

演示了在大面积（150毫米）衬底上制备的真正垂直GaN肖特基势垒。生长GaN外延层，并在工程衬底上制造二极管。然后，移除衬底，形成阴极。正向和反向IdV特性表明，该技术有潜力支持低成本、高均匀性、外延层相对较厚（>10μm）的垂直GaN器件。。

经 A.D. Koehler、L.E. Luna、M.J. Tadjer、O. Aktas、T.J. Anderson、K.D. Hobart 和 F.J. Kub 许可转载，“利用 150 毫米工程衬底制造真正的垂直 GaN 肖特基二极管”，CS Mantech Conf. Digest 14.9，2018 年。

12.6 射频器件

GaN-RF 器件的先进性能使其成为军用射频前端应用的主导技术，在这些应用中，成本考虑仅次于性能，且体积要求较小。随着 GaN 器件在民用领域的应用越来越广泛，对低成本、高性能、大批量生产和更高集成度的 GaN-HEMT 前端的需求也日益增长。利用 8 英寸 QST 平台制造基于 GaN-HEMT 的晶体管、功率放大器和 MMIC，可以满足这些需求。

尽管 QST 核心具有高度绝缘的特性，但 Si (111) 生长层的存在也带来了与 GaN-on-Si 射频电子器件相同的界面电导率问题。 QST 的关键优势在于，该 Si (111) 层非常薄（约 0.5μm），可以设计成高阻态，从而使整体结构具有高阻态，而无需承担使用高分辨率 Si 晶圆的困难和成本。8 英寸 QST 平台能够以 SiC 基氮化镓的成本水平提供接近甚至优于 SiC 基氮化镓的性能。此外，QST 还能够生长厚 GaN 层，从而能够将衬底表面的任何导电层与有源 HEMT 二维电子气 (HEMT 2DEG) 隔离。

图 12.23 1 μm 栅极长度的 GaN-on-Si（A）和 GaN-on-QST（B）晶体管的小信号测量表明 QST 性能与 Si 相似。

图 12.23 显示了 SiC 基氮化镓和 QST 基氮化镓晶体管的小信号特性。即使 QST 晶体管是在针对功率器件优化的缓冲层上制造的，但这些器件的性能也相当，表明 QST 具有良好的射频性能。

图 12.24 电流密度为 500mA/mm 时 GaN-on-QST（A）与 GaN-on-Si（B）射频晶体管的稳态热性能。

经 C.R. Huang 等人许可转载，题为“用于包络跟踪功率放大器应用的 150mm Poly-AlN 单片集成 GaN 功率和射频集成电路”，CS Mantech 会议文摘，2021 年 5 月。

图 12.25：500mA/mm 电流密度下 GaN-on-QST 与 GaN-on-Si 射频晶体管的瞬态热性能。

经 C.R. Huang 等人许可转载，题为“用于包络跟踪功率放大器应用的 150mm Poly-AlN 单片集成 GaN 功率和射频集成电路”，CS Mantech 会议文摘，2021 年 5 月。

热阻在决定射频晶体管性能方面起着重要作用。对于相对较低的功率水平，射频晶体管由少量栅极指状结构组成，因此与大面积功率晶体管主要为一维的热传输特性相比，其沟道热分布有所不同。由于栅极指状结构数量较少，外延层中的横向热扩散将热量分散到比栅极面积更大的有效面积上，从而降低了界面层和工程包裹层对QST的热阻的影响。因此，厚GaN层的高热导率和QST核心的高热导率有助于使GaN-on-QST产生比GaN-on-Si更低的热阻，正如两个独立研究小组在图12.24和12.26中得到的数据结果所示。图12.26中的结果清楚地表明了GaN-on-QST外延层中热横向扩散的改善。

图 12.27 展示了采用 LG = 0.25μm、WG = 100μm 工艺在 GaN-on-QST 上制造的射频器件的详细 IdV 和 RF 特性。该器件表现出非常好的 IdV 特性和 RF 特性，与类似的 GaN-on-Si 晶体管相当。使用射频探针在晶圆上测试的 GaN-on-QST 射频器件的饱和输出功率为 26 dBm (400mW)，在 28 V 和 3.5 GHz 时最大输出功率达到 4W/mm。

8英寸QST平台在GaN-RF电子器件方面的优势在于：

已证明能够在QST上生长高质量、均匀的外延层和HEMT结构；薄的Si外延起始层带来的有限的RF损耗；

利用厚外延层将有源区推离热界面带来的热优势；以及易于移除的高导热衬底，可进一步提高性能。

图 12.26 GaN-on-QST RF 晶体管的热反射测量。

作者：Vladimir Odnoblyudov, Ozgur Aktas, and Cem Basceri

单位：Qromis Inc., Santa Clara, CA, United States