专业高效
微纳加工公司

光子学提供了一个有前景的量子计算平台1-4，得益于芯片集成技术，可以生产大规模制造的模块，光纤光学用于网络连接，并且大多数组件能够在室温下工作。然而，仍需要对完整的集成系统进行实验演示，这些系统包含所有基本功能，以实现通用性和容错操作5。在这里，我们构建了一个（子性能）规模模型的量子计算机，使用35个光子芯片(SIN+TFLN)来展示其功能性和可行性。该模型将所有原始组件结合在一起，作为可扩展的独立机架模块，通过光纤光学互联网络连接，包括84个压缩器6和36个光子计数分辨探测器，每个时钟周期提供12个物理量子比特模式。我们使用这个名为Aurora的机器来合成一个跨越独立芯片的集群态7， entangled across separate chips with 86.4 billion modes，并展示其实现带有实时解码的叶状距离-2重复编码的能力。为实现通用性和容错性所需的关键构建模块已被展示：单时间模式非高斯资源态的标定合成，通过光子数分辨探测实现的实时多重化，带光纤缓冲的时空集群态形成，以及使用芯片集成的同相干探测器实施的自适应测量，并通过实时单时钟周期反馈前馈。我们还对我们架构在光学损失方面的容忍度进行了详细分析，光学损失是越过容错阈值的主导且最具挑战性的障碍。此工作为越过容错阈值并将光子量子计算机扩展到能够处理有用应用的水平铺平了道路。

*销售超窄带滤光片，可定制

目前已做项目

634-半高1nm，660-半高3nm，780-半高0.3nm，795.1-半高1nm，905-半高1nm，920-半高1nm，1030-半高1nm，1030-半高0.3nm，1064.5-半高1nm，1064.5-半高0.5nm，1064.5-半高0.3nm，1270-半高0.3nm，1550-半高0.7nm，1560-半高0.3nm

划重点--销售晶圆和加工

ALOOI晶圆；--氧化铝薄膜晶圆，键合工艺和镀膜工艺

TAOOI晶圆--氧化钽薄膜晶圆，镀膜工艺

SINOI晶圆；--超低损耗氮化硅薄膜晶圆，

SICOI晶圆；新型量子光学平台

6寸LTOI晶圆批量供应；铌酸锂的有力的竞争对手，薄膜钽酸锂晶圆

8寸LNOI晶圆;8寸LNOI助力更大规模薄膜铌酸锂产品量产

LN/LT-SOI/Si/SIN  W2W&D2W异质集成

EBL和6寸 150nmDUV加工微纳结构

我们为客户提供晶圆（硅晶圆，玻璃晶圆，SOI晶圆，GaAs，蓝宝石，碳化硅（导电，非绝缘），Ga2O3,金刚石，GaN（外延片/衬底）），镀膜方式（PVD,cvd,Ald，PLD）和材料（Au Cu Ag Pt Al Cr Ti Ni Sio2 Tio2 Ti3O5，Ta2O5,ZrO2,TiN，ALN镀膜刻蚀,ZnO,HfO2。al2o3。更多材料），键合（石英石英键合，蓝宝石蓝宝石键合）光刻，高精度掩模版，外延，掺杂,电子束直写等产品及加工服务(请找小编领取我们晶圆标品库存列表，为您的科学实验加速。

请联系小编免费获取原文

在过去的五年中，量子计算开发工作的重点发生了巨大的变化。尽管各个平台上可用的硬件仍然坚定地根植于噪声中等规模量子时代8，与高价值应用如因式分解9以及材料10或化学11的量子模拟相距甚远，但对利用这种噪声中等规模量子机器在近期提取效用的兴趣正在减退。相反，研究的重点转向了推动支持错误纠正和容错的硬件状态的进展1–4。随着对有前景的算法的最新资源估算表明，这些算法需要数百万个门应用于数百个逻辑量子比特12,13，现阶段的应用实现需要战术性退却，以便将更多的资源投入到提升可扩展性和物理量子比特误差率的进展中。

实现一个能够在有用算法上提供有意义结果的量子计算机的挑战，依赖于两个密切相关的障碍：一是实现足够的组件性能，以使物理量子比特的误差率低于容错的阈值14–16；二是将系统扩展到大量量子比特的能力。扩展至关重要，不仅是为了提供足够的量子比特以满足有用算法的需求，还为了容纳所需的物理到逻辑量子比特开销（即编码率），以将逻辑误差率抑制到算法能够容忍的水平。后者可以通过使用更高率的量子低密度奇偶校验（LDPC）码17来缓解，但仍然是一个重大挑战。到目前为止，尽管在许多量子比特模态中取得了显著进展，但基于不同物理基板的多种策略仍未克服这些障碍。超导量子比特在随机采样问题中实现了计算优势的演示18,19，并且实验表明，错误纠正码可以在这些机器中实现，通过增加码距来抑制误差率3。中性原子和离子阱平台4,20,21已展示了逻辑门的实现，并有令人信服的证据表明其在子阈值操作下有效。在光子平台中，机器已展示基于采样的量子计算优势演示22,23，尽管它们由于高光子损失和其他噪声源而易受经典模拟的影响24，并且面临一系列可编程量子信息处理任务25,26。本文设计并演示了一个完整的光子架构，该架构在达到适当的组件性能后，可以提供一个通用且容错的量子计算机。

为了实现量子计算，光子平台需要开发一种架构，全面解决量子比特合成、控制和测量的所有方面，特别是在容错操作的背景下。即使考虑到性能，现有的光子量子计算机演示22,23,25虽然在其自身领域具有开创性，但都缺乏提供一个通用机器所必需的关键功能特性，这些特性对于实现量子比特错误纠正和容错门是必不可少的。基于单光子双轨编码量子比特架构的实现26，到目前为止，仍未能结合所需的多重化子系统，以克服量子比特合成和非确定性门中极低成功概率的挑战，且缺乏实时诊断和纠正错误综合症所必需的功能。尽管单个光子组件的性能仍然受到光学损失的严重限制，无法在容错领域内操作，但这些组件的功能演示以及所需的系统和平台集成以扩展它们的能力，完全不必等到达到容错门限。

随着组件性能的进展，关键的是要描述实现容错所需的不断变化的要求，并将其转化为架构的高级功能与用于实现这些功能的物理构建模块之间的详细映射。这可以优化配置，以适应受现实硬件限制约束的性能模型，从而加速进展。在此过程中，必须包括量子错误纠正方面的进展，这些进展放宽了对容错的要求——在这里，我们结合并报告了基于解码器的量子错误纠正阈值的改进。早期提出的光子架构例子列出了所需的抽象基本构建模块，即少光子资源态的源和空间时间线性光学操作，通过单光子探测器增强“融合基础”方法27，或者非高斯态的源和空间时间线性光学操作，通过同相干探测器增强光学Gottesman–Kitaev–Preskill（GKP）方法5,28–31。尽管已报告了这两种方法中许多构建模块在性能和功能上的有前景的进展6,25,26,32–34，但至今尚未在任何规模上实际实验演示完整的光子架构，因此模块化、网络化和可扩展性的声明仍然存在不确定性。

这里提出的架构遵循光学GKP方法，它在实现逻辑门和错误纠正方面具有明显优势，能够使用确定性、室温下的线性光学操作和适度的组件深度来处理系统中各种光路径。纠缠操作和逻辑门是确定性的，依赖于分束器和光电二极管（即，只有室温组件）提供所需的物理功能；与此相比，单光子方法由于操作非确定性，不仅需要（低温）超导光子探测器来进行输入态合成，而且几乎在每个阶段都需要。相比之下，光学GKP方法仅在量子比特准备阶段需要低温来预报某些输入态。

原始的连续变量基于测量的量子计算模型35与其量子比特对应物类似。其关键特征是信息编码在正交基上，高斯单位和同相干测量充当Clifford门和Pauli测量。通过在每个模式中通过GKP码编码量子比特，可以在保留这些特征的同时使模型容错。关于容错性和通用性的更多细节可以在文献5中找到。通过切换到基于由纠缠对和Greenberger–Home–Zeilinger（GHZ）类型测量构建的宏节点的资源态，该模型变得更容易实现（只需要光子数保持的高斯单位）并且具有更好的性能29,37。我们的架构（包括Aurora系统）如图1所示，包含三个阶段。高斯玻色子采样（GBS）设备准备预报的初始非高斯状态。具有同相干探测器的自适应干涉仪树（我们称之为“精炼器”）提高了非高斯状态的质量和概率，并将其纠缠成两模式GKP贝尔对。接下来是一个量子处理单元（QPU）单元阵列，选择最佳质量的贝尔对，将其纠缠成时空集群态，并通过对每个模式执行同相干测量来实现门；在此，我们使用“QPU”一词严格指代这个子系统及其组成单元，而不是整个量子计算机设备。每个阶段都在不同的光子集成电路（PIC）芯片上实现，这些芯片通过具有相位和偏振稳定的光纤互联进行网络连接。

使用未加辅助的GBS设备直接生成GKP状态的缺点是成功概率低38–40，导致通过需要高深度开关网络引入过度的损耗和物理组件开销。这可以通过搜索GBS电路参数空间并使用找到的配置来提高有效非高斯状态的生成概率来缓解。这些状态不一定是GKP状态，只要它们可以在精炼器处转换为GKP状态。在我们的架构中，如图1所示，精炼器包含两个对称的二叉适应性分束器树，每个树的输出都被测量在动量正交基中，除了一个输出外，由同相干探测器进行测量。

图1 | 包含损耗路径P1、P2、P3和P4的架构布局。
上方：我们架构的示意图。GKP状态的前体是通过GBS芯片以概率方式产生的多模高斯态，通过预报特定的PNR模式来生成。许多前体态被发送到每个精炼器芯片（通过光纤延迟，蓝色线条表示），这些精炼器芯片使用分束器二叉树（由标记为‘B’的楔形图形表示）的多重化和繁殖结合，以及压缩技术，来创建一对高质量的GKP传感器状态。对于容错架构，二叉树通过同相干探测器得到增强。然后，通过施加一个50/50分束器（黑色实线）生成一个贝尔对。每对模式的空间路由和时间延迟由所需的集群态图设置，以使每个图的宏节点对应于一个独立的QPU芯片，并且这些芯片如果在集群态图上是邻居，则共享纠缠对。在容错架构中，每个边缘创建多个对，但每个图边缘仅由QPU开始时的多路复用器选择一个对。然后，每个QPU通过静态分束器对选定的对进行干涉，并使用同相干探测对这些模式进行测量。损耗路径用红色虚线表示，而经典前馈用黑色虚线表示。
中部：表格显示了容错架构中每个子模块的内部结构和Aurora实验中的结构。
底部：光学组件图的图例。

每个二叉树的单元格可以执行简单的开关操作或进行一次繁殖41，从而使输入状态的任何子集可以被选择并进行繁殖，因为繁殖步骤可以发生在树中的任何位置。这相当于使用一个N输入到M输出的多路复用器（MUX），然后对M个输出进行繁殖，但具有更浅的光学路径，从而减少了损耗。树的输出是定义在矩形晶格上的GKP状态，通过光子数输出结果来指定。然后，基于测量的压缩器42（仅使用已经需要的元素，如GBS芯片的选择性输出提供的压缩态、自适应分束器和同相干探测器）被用来对每个树输出进行处理，将它们对齐到单一的GKP相位空间晶格。所选择的晶格对应于所谓的方格量子零态（qunaught state），它在位置和动量正交上都是2π周期的43,44。最后，两个这样的树的输出在50:50分束器上发生干涉，将它们纠缠在一起，形成一个GKP贝尔对，该贝尔对作为基本单元，用于合成集群态。

选择集群态和错误纠正码仅对应于如何将携带贝尔对的光纤路由到下一个QPU芯片阵列。因此，实现具有非局部连接的晶格是直接的，使我们的架构兼容更高速率的LDPC码17。为了确保相邻时钟周期之间量子比特站点之间的持续纠缠——这是基于测量的量子计算所必需的——通过使用光纤光学延迟线，对贝尔对的一部分模式施加时间延迟。每个集群态晶格边缘生成多个GKP贝尔对，其中每对的两个模式被发送到QPU单元。每个QPU单元（这些单元按阵列排列在另一组光子芯片上）对应一个集群态晶格站点或宏节点7；这些站点又对应于可用于计算的物理量子比特。QPU芯片的第一阶段提供了最后一层开关，其中通过一个小的二叉树选择每个晶格边缘的最佳对；该选择是基于精炼器中的同相干探测结果和来自GBS单元的光子计数结果做出的。选定的贝尔对最终在每个QPU单元内经过相位移器，实施GKP哈达玛门，将它们转换为两量子比特集群态，然后进行一小段静态分束器和同相干测量，将这些输入投影到GHZ态29,37，以创建所需的完全连接的集群态37。测量基在每个时钟周期由经典控制器选择，该控制器由用户定义的算法和错误纠正协议（包括解码器）提供信息，同时考虑到来自先前计算时间步骤的测量结果。通过在GKP码中编码的魔法态并将其包含到配对创建29中，或通过对集群态进行测量生成45，达到了完整的通用性。这种魔法态的生成预计不会恶化我们架构的损耗容忍度，但仍需进一步工作以最终验证这一点。

实验 

图2 | Aurora系统和主要模块的示意图。一个由24个源芯片组成的阵列生成压缩态和纠缠的双模高斯态。这些源通过一个定制的脉冲激光系统（最左侧的机架）泵浦，该系统还生成并分配本地振荡光束和参考光束，以便锁定到计算模块。PNR探测器用于检测这些芯片（源）中每个双模高斯态输出的一半，以预告非高斯态；稳定的光纤延迟线缓存（光纤延迟）另一模式，等待这些检测结果。预告的输出被输入到六个精炼芯片（精炼）阵列中，每个精炼芯片通过动态驱动选择最佳的输入对，使用一对四对一二叉树多路复用器来合成一个纠缠的贝尔对。精炼后有六对这样的贝尔对；两对中的一对经过路由模块（光纤延迟）延迟，以在相邻的时钟周期之间生成纠缠。然后，所有对通过一个5个QPU芯片的阵列被拼接成一个时空簇态，这些QPU芯片还会在每个时钟周期对所有12个操作模式进行同相测量。等效地，每个QPU芯片实现一个多模GHZ测量，从而生成一个完全连接的资源态。精炼和QPU之间的光纤路由模式，通过机架底部的黄色电缆表示，通过适当地将QPU进行网络连接，实施所需的簇态格局。为了清晰起见，从激光系统到计算系统以及从源模块到PNR或通过延迟线到精炼输入的其他光纤电缆路径未显示。完整系统硬件蓝图、激光系统和模块的详细信息分别可以在补充图22、24以及30-33中找到。

所描述的架构依赖于四个关键功能，所有这些功能都必须在一个集成的、可以无限扩展的平台中实现，以提供一个容错量子计算机，且没有固有的量子比特数限制。这些功能是：（1）使用光子数分辨探测器（PNR）进行非高斯态的预告合成，（2）基于这些探测器事件，实时前馈驱动二叉分束器树，（3）将这些树的输出纠缠成时空簇态，以及（4）在每个时钟周期对簇态的所有节点进行象限测量，并将结果输入实时解码器，单时钟周期的前馈用于根据先前的测量结果通知后续的测量基。为了证明这一方法的技术可行性，我们构建了该架构的一个模型（如图1所示，使用表格中“Aurora”行列出的组件），将所有这些功能特性融入一个模块化、无限扩展的平台中。该机器包括一个源子系统，内含42个GBS单元中的84个压缩器，分布在21个（加上3个冗余）氮化硅光子集成电路（PIC）阵列中，提供12个压缩态和36个预告非高斯态，使用36个PNR探测器。输出输入48个输入到一个精炼阵列，其中包括12个二进制开关树，分布在6个薄膜锂铌酸多路复用PIC中，每个生成1对纠缠的贝尔态。经过适当的时间延迟，包含这些对的模式在一个子集上纠缠成簇态，并通过五个QPU芯片在每个时钟周期进行测量（通过参考文献37中描述的方法），这些QPU芯片是基于硅的PIC，实时与在现场可编程门阵列中实现的经典解码器进行接口。机器的示意图如图2所示，详细描述见补充信息。整个系统安装在四个标准服务器机架中，这些机架容纳着在室温下运行的完全封装模块，唯一的例外是PNR探测系统，它被安装在低温箱中。所有PIC模块都通过定制的相位和极化稳定的光纤延迟线模块进行联网，用以在各个阶段之间传输量子光，并适当地纠缠位于不同QPU芯片上的模式，从而实现簇态合成。

为了对上述列出的关键功能1-4进行基准测试，使用该机器进行了2个核心实验。首先，系统被编程为仅将压缩态传输到QPU阵列（而不是预告的非高斯态输出），从而合成一个12×N模式的高斯簇态，其中N是实验持续的时钟周期数。该基准测试了系统的所有功能组件，除了前馈特性和PNR探测。资源态的描述—通过参考文献37中描述的方法准备—可以通过将测量模式逆向演化通过QPU单元（也称为用分布模式表达状态）来简化，从而得到如图3a所示的相关对。相邻的宏节点如果其连接的对不可分离，则相连。结果（消除器方差）如图3b所示，按时间模式索引绘制。该结果在2小时内持续获取，表示合成和测量一个由864亿模式组成的宏节点簇态，或864/12=72亿时间模式。尽管从压缩态合成到其在QPU中的最终检测存在大约14dB的光学损失，但这些方差始终低于真空噪声水平，表明存在压缩并验证了簇态中每对模式之间的纠缠。消除器压缩程度与机器的数值模拟结果良好一致。

图3 | 宏节点簇态的合成和测量。
a，12模簇态的图形表示。对于每个时间窗口（t），纠缠对（由实线连接的彩色点）跨越相邻的宏节点。模式（宏节点）标签分别在第一个（第五个）时间步骤中提供，τ为实验时钟周期。每个宏节点可编程一个同相测量，其他的则在q中进行测量。对于模式对（3, 4）和（9, 10），其中一个模式已经被时间延迟，从而允许计算和纠缠在时间上持续。q和p分别表示位置和动量象限算符。
b，消除器方差随时间变化。通过将宏节点分束器网络的逆线性变换应用于测得的象限结果，我们获得了在相互干涉之前，六个单独纠缠对的象限值。这些态的消除器（实线）呈现形式为q0 1 − q（左图）和p0 1 + p（右图）。它们的方差在连续2小时采集过程中保持低于真空噪声（对应于86.4亿模式，7.2亿时间模式与12个空间模式的乘积），时钟频率为1 MHz。算符q0 1 + q（左图）和p0 1 − p（右图）与双模压缩态的反压缩方向相关，其方差观察到（淡线）在采集期间高于真空噪声。
c，适应能力。a中标记的X、Z和X/Z指定每个宏节点中可编程同相测量的测量基，分别对应于p、q或两者。这一测量模式测量了两个四体重复编码校验算符（支持于a中的两个深灰色菱形上）。该测量模式被重复执行，并为每个第五个时间步骤中的12个模式收集同相数据。分别为模式M0在X（左图）和Z（右图）测量时构建了协方差矩阵。矩阵的行和列标注反映了a中的模式编号。为了更好的对比，去除了对角线上的单模方差，而协方差值以拍噪声单位（SNU）绘制，其中真空的方差为1，ℏ = 2。
d，控制实验。c中显示的X-和Z-测量基解码器决策对应的协方差矩阵之间的差异（左图，“有前馈”），以及在一个其他条件完全相同的实验中，测量基由随机选择而不是由解码器决策确定的实验（右图，“无前馈”）。

为了展示我们设备的前馈和非高斯态合成功能，进行了一个低质量GKP态的重复编码错误检测实验。通过在GBS预告模式下检测到两个光子来预告，GBS单元的输出被发现处于偶数奇偶性压缩猫态，这粗略地近似了简单的两峰GKP传感器态。当未观察到两个光子时，复用器选择压缩态，从而生成的簇态模式是压缩态和压缩猫态的组合——后者平均占模式的3.05%。这些压缩猫态足够稀有，因此我们的结果不依赖于它们的包含；如果只使用压缩态，结果几乎是相同的。我们初始化了一个计算，执行两个（分层的）重复编码检查（通过图3a中时间步骤1-4的测量）。结果由QPU解码器处理，解码器计算涉及奇偶校验的量子比特的比特值和相位误差概率估计，这些结果随后用于信念传播解码。解码器输出一个更新后的误差概率分布，用于量化恢复的信心。我们应用一个阈值函数来决定在下一个时间步骤中测量哪个基——如果恢复已在高（低）信心下建立，则时间步骤5中的宏节点M0在X（Z）基下进行测量。阈值函数导致X和Z分别被选择51.206%和48.794%的时间。通过比较第五时间步骤中选择X和Z的同相数据中存在的相关性（见图3c），可以观察到前馈操作的效果。我们在宏节点M1-M5上测量Z，并限制两个哑铃模式（图3a中的模式7,8和模式5,6）始终为高斯态，以便象限数据具有更简单、更明显的结构。如果测量读出和解码无法在协议的第五步骤中及时完成，则基的选择将与随机选择差不多，约有50/50的概率。我们可以通过在第五时间步骤中用与解码决策无关的二进制随机变量选择M0基来模拟这一过程。如果再次根据解码决策绘制同相相关性，那么这次它们应该是相同的。我们在图3d中绘制了解码器输出决策所确定的前馈和无前馈情形下协方差矩阵之间的差异。

损失要求

回到提出的完整架构，我们注意到，任何光子学架构中的容错性高度依赖于光子损失，而光子损失在图1中的所有光学子模块和组件中都有出现。值得注意的是，顺序损失通道可以组合（透射率衰减是乘法的），且沿多个路径的均匀损失与线性光学变换是可交换的。因此，损失贡献可以转化为作用于所有模式的单模通道，并且可以在光子计数或同相探测器之前，或者路径中的任何其他选择点之前进行交换。我们定义了三条主要光学路径：P1，从压缩器到光子计数器；P2，从压缩器到精炼中的同相仪；P3，从精炼中MUX和繁殖树的输出到QPU中的同相探测器之前。这样，可以通过将P2和P3的损失组合来计算最长路径的损失（假设精炼中的探测器损失等于QPU中的损失）。我们还定义了一个次要的损失路径P4，用于基于测量的压缩模式。这些损失路径在图1中有所示。通过适当地交换相关损失，它们的影响可以通过与构成架构基本单元的GKP贝尔对单元相关的性能指标完全捕捉。近似GKP量子比特的质量可以通过它们作为下一个量子错误更正层的物理量子比特表现的好坏来量化。我们通过将对称有效压缩（参见补充信息中的描述）与GKP代码与表面代码串联的容错压缩要求进行比较来实现这一点。

图4 | 容错阈值
a，容错操作所需的损失预算和复用深度。我们分析了沿三个路径P1、P2和P3的损失容忍度，作为精炼和QPU芯片中平衡分束器树的组合深度的函数，这些分束器树如图1所示。对于具有给定组合深度的架构配置，绘制了拟合到最极端可达的P1、P2和P3容忍值的表面。因此，给定表面上的每个点表示损失预算的组合，假设系统中三条主要光学路径的总深度固定，以满足容错要求。两个黄色点对应于一对示例配置，其精炼和QPU的组合深度为15。
b，加权损失阈值和深度。改变深度影响a中表面到原点的距离。对于每个深度，我们绘制了加权损失阈值，定义为在近似法向量v = (0.85, 0.41, 0.34)方向上所有表面数据点的平均长度分量。通过首先构建由每个表面的三个极端“角”点指定的平面的法向量，然后取平均值，来找到向量v。包含双模GBS架构配置的分析见补充信息。

我们对不同候选“状态工厂”进行了全面优化——这些工厂是提供最佳GKP贝尔对的元素集合，这些贝尔对将被纠缠成簇态——并在图4中展示了结果，其中容错阈值与架构中三个主要光学路径的损失关系可视化。该优化的详细信息在方法部分中给出。为了便于可视化，P4未被表示。然而，P4包含了P3中经历的小部分元素，其损失要求比P1–P3中的任何一个都不严格；因此，如果这些路径的损失边界可实现，那么P4的损失边界也必须是可实现的。每个平面代表固定的总深度（精炼树深度加上QPU树深度），并将与容错操作兼容的区域（在损失参数空间中，靠近原点）与超过阈值的操作区域分开。这为所考虑的架构明确了下限，说明在给定对每个物理量子比特的GBS单元数量和最大可允许的精炼芯片输入的约束条件下，每个光学路径的组件损失可以容忍多少。在此基础上，提供了基准，可以用来对硬件选择——例如波导材料、芯片-光纤耦合方案和组件设计——进行定量分析。

讨论与展望

尽管像Aurora这样的系统展示有助于增强对光子量子计算方法可扩展性的信心，但仍然存在一个差距——与所有硬件方法一样——即当前的性能与容错需求之间的差距。尽管为了将负责量子比特合成和处理的模块从原型转向大规模生产需要进一步的改进，但我们的结果表明，现有的光子芯片制造技术、经典控制电子学和光纤光学网络为构建模块化并扩展到现实的容错量子计算光子架构提供了可行的技术背景。此外，量子光学理论基础现在已经足够发展，可以对基于光学GKP的架构进行深入优化，以找到最硬件高效且能够容忍物理缺陷的架构。

然而，组件性能差距是显著的：当前已知的最优配置要求大约1%的损失预算，并且需要约10个复用深度才能实现容错操作，而Aurora在预告路径（P1）上的损失约为56%，在预告光学路径（P1和P2）上的损失略高于95%。事实上，该系统的构建旨在通过模块化和网络化展示这一方法的可扩展性。尽管进行了广泛的设计迭代和后期制造选择，但并未对使用的芯片平台进行特别的损失优化，这些平台都基于现有的商业制造线。

图4中的损失容忍度不是硬性的上限，而是通过明确的电路所能达到的下限；在这里，我们限于使用结构化的、通过解析推导得到的GBS源家族，作为精炼协议的自适应猫态繁殖以及构建簇态的特定方法。通过进一步优化理论协议，P1、P2和P3路径的损失容忍度可以提高，而精炼和QPU芯片的电路深度可以降低，尽管我们预计这些损失容忍度仍将保持在目前考虑的范围的一个数量级内。这可以通过例如使用替代的GBS电路、更先进的精炼协议、替代的簇态生成协议、噪声定制的量子错误更正代码（结合噪声偏向或非方形格点的GKP代码），以及更接近最优的解码器来实现，所有这些都值得未来关注，并可能通过多个百分点修改不同路径的损失容忍度。

文章：“”Scaling and networking a modular photonic quantum computer“”

作者：

H. Aghaee Rad1, T. Ainsworth1, R. N. Alexander1 ✉, B. Altieri1, M. F. Askarani1, R. Baby1,

L. Banchi1, B. Q. Baragiola1, J. E. Bourassa1, R. S. Chadwick1, I. Charania1, H. Chen1, M. J. Collins1,

P. Contu1, N. D’Arcy1, G. Dauphinais1, R. De Prins1, D. Deschenes1, I. Di Luch1, S. Duque1, P. Edke1,

S. E. Fayer1, S. Ferracin1, H. Ferretti1, J. Gefaell1, S. Glancy1, C. González-Arciniegas1, T. Grainge1,

Z. Han1, J. Hastrup1, L. G. Helt1, T. Hillmann1, J. Hundal1, S. Izumi1, T. Jaeken1, M. Jonas1,

S. Kocsis1, I. Krasnokutska1, M. V. Larsen1, P. Laskowski1, F. Laudenbach1, J. Lavoie1 ✉, M. Li1,

E. Lomonte1, C. E. Lopetegui1, B. Luey1, A. P. Lund1, C. Ma1, L. S. Madsen1, D. H. Mahler1,

L. Mantilla Calderón1, M. Menotti1, F. M. Miatto1, B. Morrison1, P. J. Nadkarni1, T. Nakamura1,

L. Neuhaus1, Z. Niu1, R. Noro1, K. Papirov1, A. Pesah1, D. S. Phillips1, W. N. Plick1, T. Rogalsky1,

F. Rortais1, J. Sabines-Chesterking1, S. Safavi-Bayat1, E. Sazhaev1, M. Seymour1, K. Rezaei Shad1,

M. Silverman1, S. A. Srinivasan1, M. Stephan1, Q. Y. Tang1, J. F. Tasker1, Y. S. Teo1, R. B. Then1,

J. E. Tremblay1, I. Tzitrin1, V. D. Vaidya1, M. Vasmer1, Z. Vernon1, L. F. S. S. M. Villalobos1,

B. W. Walshe1, R. Weil1, X. Xin1, X. Yan1, Y. Yao1, M. Zamani Abnili1 & Y. Zhang

单位：1Xanadu Quantum Technologies Inc., Toronto, Ontario, Canada