金泰永（Taeyeong Kim）1，李正哲（Jungchul Lee）1* **摘要**：绝缘体上硅（SOI）晶圆凭借其埋氧层在改善电气隔离及刻蚀停止功能方面的作用，为集成电路（ICs）和微机电系统（MEMS）器件带来了显著优势。在过去几十年里，人们已经研究了多种制造绝缘体上硅（SOI）晶圆的方法，这些方法各有优劣。在这篇综述中，我们旨在概述绝缘体上硅（SOI）晶圆的不同制造途径，并着重关注其优势以及内在挑战。随后，我们将探讨如何对绝缘体上硅（SOI）晶圆进行表征，以实现质量评估与质量控制。我们还将对绝缘体上硅（SOI）技术潜在的未来发展方向提出见解，以进一步推动不断发展的集成电路和微机电系统产业。我们常见的键合技术 有硅玻璃键合 金金键合，金锡键合，金硅键合，临时键合等等 。但是当我们遇到一些需要低温键合，或者一些特殊材料时，或者应用场景时，上述键合方式很难满足一些特殊场景的应用，
因此科学家提出了表面活化键合技术，这种技术 使键合技术所覆盖的材料范围更加广泛，比如
GaAs-SiC，InP-Diamond， LN-SiC，Si-Si，GaN-Dlamond,Sl-Diamond,蓝宝石-蓝宝石，金刚石-sic, sic-inp,sic-LN, ic-ga2o3,glass--glass，Si-SiC，Si-GaAs、GaAs- SiC、Si–SiC、SiC–SiC、Ge–Ge 、Al 2 O 3 -Al 2 O 3 ，GaP-InP， GaN-Si、LiNbO 3 -Al 2 O 3 、LiTaO 3 -Si and more(晶体，陶瓷，等等)
扩展的多材料的体系，将键合技术扩大了应用范围
*MEMS传感器 *光子集成电路 *半导体激光器
*功率器件 *3D封装 *异质集成
划重点--代工，代工，代工，卖设备
我们为客户提供晶圆（硅晶圆，玻璃晶圆，SOI晶圆，GaAs，蓝宝石，碳化硅（导电，非绝缘），Ga2O3,金刚石，GaN（外延片/衬底）），镀膜方式（PVD,cvd,Ald，PLD）和材料（Au Cu Ag Pt Al Cr Ti Ni Sio2 Tio2 Ti3O5，Ta2O5,ZrO2,TiN，ALN,ZnO,HfO2。。更多材料），键合（石英石英键合，蓝宝石蓝宝石键合）光刻，高精度掩模版，外延，掺杂,电子束直写等产品及加工服务(请找小编领取我们晶圆标品库存列表，为您的科学实验加速。
激光器芯片/探测器芯片/PIC芯片封装耦合服务"
请联系小编免费获取原文，也欢迎交流半导体行业，工艺，技术，市场发展
绝缘体上硅（SOI）晶圆由被称为器件层的单晶硅构成，该器件层位于绝缘的埋氧（BOX）层之上（图1a）。这种结构有效地将器件层与体硅隔离开来，其所具备的优势使得绝缘体上硅（SOI）晶圆在主流应用和专业应用领域都极具吸引力。 首先，由于绝缘体上硅（SOI）晶圆与体硅衬底相互隔离，因而能够降低器件的寄生电容。这种隔离对于降低功耗有着显著的作用，而在当今注重功耗的技术环境下，降低功耗是一项至关重要的要求。 其次，绝缘体上硅（SOI）晶圆中n型阱和p型阱器件的完全隔离，使得在制造高速器件的同时能够避免闩锁效应，而闩锁效应是传统互补金属氧化物半导体（CMOS）结构中一个显著的问题。 最后，绝缘体上硅（SOI）晶圆坚固的结构具备抗辐射特性，这使得它们尤其适用于对辐射耐受性要求极高的敏感应用场合。 鉴于这些优势，绝缘体上硅（SOI）技术已经得到了广泛的应用[1, 4 - 6]。其低功耗的特点使其对便携式电子设备和对功耗敏感的应用极具吸引力，而其提升的处理速度则应用于高性能计算和电信系统之中。绝缘体上硅（SOI）晶圆的抗辐射特性使其成为太空技术、核研究以及高能物理实验中的首选材料。此外，位于埋氧（BOX）层上的器件层的单晶硅性质，因其刻蚀停止的特性而有助于光电器件和微机电系统（MEMS）器件的制造（图1b）[2, 3, 7, 8]。在上述各种应用场景中，绝缘体上硅（SOI）晶圆独特的优势都被用于制造更坚固、更高效且性能更高的系统。 在这篇综述中，我们旨在概述绝缘体上硅（SOI）晶圆的制造技术及其优势与面临的挑战。然后，我们将探讨已制造的绝缘体上硅（SOI）晶圆的结构和电学表征方法。我们还将对绝缘体上硅（SOI）晶圆技术的未来发展方向提出见解。图1 a 绝缘体上硅（SOI）晶圆结构及其优势的示意图展示。 b 主要使用绝缘体上硅（SOI）晶圆制造的器件。（左图）经美国物理联合会出版社（AIP Publishing）许可，转载自[1]。（中图）依据知识共享署名4.0国际许可协议（CC BY 4.0），转载自[2]。（右图）依据知识共享署名2.0国际许可协议（CC BY 2.0），转载自[3]。注氧隔离（SIMOX） 制造方法及历史 注氧隔离（SIMOX）法于20世纪70年代被研发出来，它开创了一种无需键合来制造绝缘体上硅（SOI）晶圆的方法[14]。 在注氧隔离（SIMOX）工艺中，会将高剂量的氧离子注入到硅晶圆中（图2a）。注入阶段之后是高温退火处理过程，在此过程中，注入的氧会与硅发生化学反应，形成一层均匀的二氧化硅（\(SiO_2\)）层（图2b）[9, 15]。所形成的\(SiO_2\)层嵌入在硅衬底内，从而形成了具有典型特征的绝缘体上硅（SOI）结构。这一技术发展为有效控制嵌入绝缘层的厚度提供了一种手段。利用这项技术，能够制造出尺寸达300毫米的绝缘体上硅（SOI）晶圆。 在注氧隔离（SIMOX）技术的早期阶段，要在厚度为400纳米的连续、符合化学计量比的埋氧（BOX）层上方形成200纳米的器件层，需要200千电子伏特的离子能量以及\(2×10^{18} \text{ cm}^{-2}\)的剂量[15]。然而，该剂量远远超过了器件制造中通常使用的剂量，超出了一百多倍，进而导致在晶格内产生缺陷[16]。为了保持表面（离子能量最高的地方）的晶体学完整性，离子注入过程是在高温条件下进行的，具体来说是在500℃以上[17]。这种做法有助于减轻位移损伤的产生。起初，观察到贯穿器件层的螺型位错密度处于\(10^{10} \text{ cm}^{-2}\)的水平[18]。当离子注入在600℃下进行时，该数值有效地降低到了\(10^{6} \text{ cm}^{-2}\) [16]。注入之后，采用高温退火工艺来形成埋氧（BOX）层[19]。从理论上讲，在超过1300℃的温度下有可能消除内部沉淀物。在整个实际制造过程中，已经证实可以在器件层和埋氧（BOX）层之间实现原子级锐利且平整的界面[20]。 随着注入剂量的增加，工艺成本也会随之增加[21]。因此，对离子注入和退火条件进行改进后，能够以比最初的\(2×10^{18} \text{ cm}^{-2}\)低一个数量级的剂量（具体为\(10^{17} \text{ cm}^{-2}\)）来形成埋氧（BOX）层[15]。用这种方法生产的绝缘体上硅（SOI）晶圆，其埋氧（BOX）层通常小于100纳米，有报道称能实现薄至56纳米的埋氧（BOX）层[22]。注入剂量的降低也有助于减少由离子造成的缺陷。然而，如此薄的埋氧（BOX）层的存在增加了硅管形成的可能性，硅管会在该层上造成电气短路。当在高于1300℃的温度下对绝缘体上硅（SOI）晶圆进行氧化时，一些氧会穿过表面氧化物和器件层，在硅/二氧化硅（\(Si/SiO_2\)）界面发生反应[10, 23]。这个过程被称为内部热氧化（ITOX）（图2c）。尽管这会使埋氧（BOX）层的厚度稍有增加，但它消除了硅管，从而改善了埋氧（BOX）层的化学计量比。
图2 a. 通过注氧隔离（SIMOX）技术制造绝缘体上硅（SOI）晶圆的三维示意图。 b.（左图）注入后的样品以及（右图）经过退火处理的高质量低剂量注氧隔离（SIMOX）且带有60纳米厚埋氧层的横截面透射电子显微镜（TEM）图像。经施普林格·自然（Springer Nature）许可，转载自[9]。 c. 在去除表面氧化物层后，传统低剂量注氧隔离（SIMOX）和内部热氧化（ITOX）注氧隔离（SIMOX）晶圆的横截面透射电子显微镜（TEM）图像。经施普林格·自然（Springer Nature）许可，转载自[10]。 d. 经过退火处理且部分经受氧离子作用的晶圆的横截面截面透射电子显微镜（XTEM）图像。经爱思唯尔（Elsevier）许可，转载自[11]。 e. 通过智能剥离（Smart Cut™）技术制造绝缘体上硅（SOI）晶圆的三维示意图。 f. 注入区域的横截面透射电子显微镜（TEM）图像。经爱思唯尔（Elsevier）许可，转载自[12]。 g. 通过金属有机化学气相沉积（MOCVD）在硅衬底上生长约0.5微米厚的磷化铟（InP）薄膜后，100毫米磷化铟/硅（InP-on-silicon）衬底的横截面透射电子显微镜（TEM）图像。经约翰·威利父子出版公司（John Wiley and Sons）许可，转载自[13]。这种方法的一个显著优点在于它能对埋氧层的厚度实现出色的控制，有助于生产出质量稳定且高品质的绝缘体上硅（SOI）晶圆[9]。 注氧隔离（SIMOX）工艺的另一个显著特点是其本身的简易性[24]。它主要是一个三步工艺：注入、退火以及抛光，其中注入剂量为调节器件层和埋氧（BOX）层的厚度提供了一种简便的手段。仅仅通过改变注入剂量就能调整各层厚度的这种能力，极大地提升了该工艺的简便性和灵活性。 除了对厚度的控制之外，注氧隔离（SIMOX）工艺还允许通过掩模在特定区域选择性地制造氧化物（图2d）[11, 25]。这种局部氧化物制造的能力进一步凸显了注氧隔离（SIMOX）工艺的多功能性，使其能够实现更复杂的器件结构，并拓宽了潜在应用的范围。 尽管注氧隔离（SIMOX）技术有着诸多显著优势，但它确实也面临着一些挑战，尤其在成本和缺陷管控方面。 与其他绝缘体上硅（SOI）制造方法相比，注氧隔离（SIMOX）技术需要高能离子注入设备以及长时间的退火工艺，这使得生产成本较高[21]。此外，离子注入不可避免地会在器件层中导致晶格缺陷，而且这种缺陷无法降低到特定水平以下[26]。这一现象会对最终器件的性能特性产生不利影响。 使情况更为复杂的是器件层中的氧化物沉淀物以及埋氧（BOX）层中的硅管。在器件制造过程中，这些情况可能会产生危害。虽然诸如采用内部热氧化（ITOX）工艺等一些缓解措施能够在一定程度上减轻这些问题，但仍需要对工艺进行进一步的精细化改进。 当氢离子注入剂量高于\(5×10^{6} \text{ cm}^{-2}\)时，会导致硅晶圆内部形成微腔[27]。这些氢离子中的一部分会与硅形成悬空键，其余的则存在于微腔内部。在退火过程中，以分子形式存在的氢发生偏析所产生的压力会使一层薄硅膜从晶圆上鼓起[28]。米歇尔·布鲁埃尔（Michel Bruel）利用这些不利影响来控制分离硅膜的厚度。为防止膜层鼓起，会将一块厚实、刚性的衬底粘结到通过离子注入形成微腔的晶圆表面。这一操作使得最初垂直方向形成的微腔向横向发展[29]。这种创新方法被应用到了智能剥离（Smart Cut™）技术中。 智能剥离（Smart Cut™）技术是一种层转移工艺，它通过推动绝缘体上硅（SOI）晶圆的生产，对硅晶圆产业产生了重大影响。智能剥离（Smart Cut™）工艺包含一系列步骤：离子注入、晶圆键合、层分离以及表面处理（图2e）[30]。 首先，将离子（通常是氢离子，但也可以使用氦离子）注入到单晶硅供体晶圆中[31]。离子注入到特定深度，该深度决定了要转移层的厚度（图2f）[12, 32]。接着，将供体晶圆与承载晶圆进行键合，承载晶圆可以是另一块硅晶圆。通常在键合前，会在一块或两块晶圆上生长一层氧化物层，这会使最终的绝缘体上硅（SOI）结构中形成一个绝缘层。 然后，键合后的晶圆对要进行热退火处理，这会使注入的离子形成微气泡，并对周围的硅施加压力[33]。这样就会产生可控的断裂，有效地将供体晶圆分离，把一层薄硅转移到承载晶圆上。最后，对转移的这一层进行抛光，为后续的器件制造提供一个光滑的表面。利用这项技术，可以制造出尺寸达300毫米的绝缘体上硅（SOI）晶圆。 在注入剂量低于\(3×10^{16} \text{ cm}^{-2}\)的情况下，氢的数量不足以促使空隙内形成横向裂纹[34]。结果就是这些空隙会消失，氢会从目标区域扩散出去。因此，保持不低于\(3×10^{16} \text{ cm}^{-2}\)的注入剂量，对于在退火过程中实现硅层的分离至关重要。在这个过程中，氢离子或氦离子通常是比较理想的选择，这是因为它们尺寸小且迁移率高。由于氢与半导体的内表面具有更好的反应活性，所以经常被用于这一目的[35]。在相同的注入和退火条件下，对于氦离子而言，实现薄膜分离所需的剂量为\(2×10^{17} \text{ cm}^{-2}\)，这比氢离子所需的\(6×10^{16} \text{ cm}^{-2}\)要高得多[36]。智能剥离（Smart Cut™）工艺中的另一个重要方面是退火温度。退火分两步进行。第一步，在400 - 600℃的温度范围内进行退火，以分离单晶硅层。第二步，在接近1100℃的温度下进行退火，以增强键合强度[29]。智能剥离（Smart Cut™）技术在控制承载晶圆上转移硅层的厚度方面能够实现无与伦比的精度，该厚度可基于离子注入的能量来进行控制。此外，通过操控氧化时间和抛光步骤，器件层和埋氧（BOX）层的厚度能够在很宽的范围内实现高度均匀的变化[37]。这项技术使得器件层的厚度范围可小至4纳米，大至1.5微米，而埋氧（BOX）层的厚度则能从5纳米变化到5微米[29, 38, 39]。 而且，该工艺灵活的设计允许在器件层使用高质量的籽晶晶圆，由于承载晶圆起支撑作用，所以可以使用成本较低、质量稍次的晶圆作为承载晶圆。这不仅具有成本优势，还具备质量优势。除了其经济效益外，籽晶晶圆还可在后续工艺中重复使用，从而降低了总体材料成本[40]。 此外，智能剥离（Smart Cut™）技术赋予了改变器件层（锗、碳化硅、磷化铟等）和承载晶圆（蓝宝石等）类型的能力，扩展了该工艺的多功能性（图2g）[13, 41 - 43]。这种灵活性在针对不同应用或器件要求进行优化时至关重要，这也彰显了智能剥离（Smart Cut™）方法的又一重大优势。图3 a. 通过多孔硅外延转移（Eltran®）技术制造绝缘体上硅（SOI）晶圆的三维示意图。 b. 通过改变阳极电流形成的双层多孔硅的横截面图像。经施普林格·自然（Springer Nature）许可，转载自[46]。 c. 通过键合硅上绝缘体（BSOI）技术制造绝缘体上硅（SOI）晶圆的三维示意图。 d. 通过键合与蚀刻回退绝缘体上硅（BESOI）技术制造绝缘体上硅（SOI）晶圆的三维示意图。 e.（上图）蚀刻后的键合与蚀刻回退绝缘体上硅（BESOI）以及（下图）在氢气中经1150℃、80托、1小时退火处理后的键合与蚀刻回退绝缘体上硅（BESOI）的横截面扫描电子显微镜（SEM）图像。经美国物理联合会出版社（AIP Publishing）许可，转载自[47]。 尽管智能剥离（Smart Cut™）工艺在制造方面有着显著优势，但它确实也面临着一些需要解决的挑战。 就智能剥离（Smart Cut™）工艺而言，虽然缺陷密度已被降至每平方厘米几个的水平，但要制造出无缺陷的绝缘体上硅（SOI）晶圆，仍需要优化的高端技术[44]。 另一个难题来自晶圆键合工艺。键合质量会对最终产品的性能产生重大影响。供体晶圆和承载晶圆的表面清洁度、平整度以及粗糙度都必须精心控制，因为任何瑕疵都可能导致键合不完全，进而在最终的绝缘体上硅（SOI）结构中造成缺陷或空隙[45]。 此外，智能剥离（Smart Cut™）工艺涉及多个复杂步骤，每个步骤都需要专门的设备以及对工艺参数的精细把控。这可能会使该工艺成本高昂且耗时，尤其对于大规模制造来说更是如此。每一个步骤都会增加复杂性，并且需要精确控制以确保最终能获得高质量的产品。制造方法及历史 多孔硅外延转移（Eltran®）工艺是佳能公司在20世纪90年代研发的一种绝缘体上硅（SOI）晶圆制造方法（图3a）[46]。 该工艺首先通过电化学反应在硅籽晶晶圆表面形成具有高比表面积（约200平方米/立方厘米）的多孔结构[48]。随后，在这个结构上通过外延生长硅[49]。接着，通过对多孔硅结构进行热氧化来生长出高质量的氧化物层，该氧化物层将作为埋氧（BOX）层。在将制备好的晶圆与承载晶圆键合之后，供体晶圆会被分离。这种分离得益于多孔结构力学性能较弱的特性，由此便形成了绝缘体上硅（SOI）晶圆。利用这项技术，可以制造出尺寸达300毫米的绝缘体上硅（SOI）晶圆。 人们已经努力在供体晶圆中形成具有不同孔隙形态的两层多孔结构，旨在为多孔硅外延转移（Eltran®）方法中的分离过程提供便利[50, 51]。通过控制电流大小，首先形成细小的孔隙，随后在结构内部更深处形成较粗大的孔隙（图3b）[46]。这两层之间的边界会承受较大的界面应力，当使用水射流时，能够实现更均匀的裂解。在绝缘体上硅（SOI）晶圆形成之后，会去除表面的多孔硅，并进行氢退火处理，以获得原子级平整的表面[46]。晶体原生颗粒（COPs）实际上是在直拉法（CZ）晶体生长过程中，在硅晶棒内部通过一种被称为空位凝聚的现象形成的八面体空隙[38,52]。在使用直拉法晶体生长制造的晶圆所生产的绝缘体上硅（SOI）晶圆中，通常会发现晶体原生颗粒（COPs）。然而，多孔硅外延转移（Eltran®）方法通过外延生长来制造器件层，从而避免了晶体原生颗粒（COPs）的出现[15]。 此外，由于没有离子注入过程，多孔硅外延转移（Eltran®）方法有助于保持器件层的高质量。多孔硅外延转移（Eltran®）方法还有其他优势，值得注意的是，根据在多孔结构上硅的生长情况，它能够形成厚度范围从几纳米到几微米的器件层[53]。而且，由于氧化过程发生在外延生长的硅表面，埋氧（BOX）层的厚度也能在很宽的范围内进行调整。多孔硅外延转移（Eltran®）工艺涉及在粗糙的多孔结构上进行硅层的外延生长，这必然会使生成的硅层也带有这种粗糙度[46]。要达到与体硅晶圆相同的光滑度水平，就需要进行表面平坦化处理。然而，这些处理可能会导致薄膜厚度减小以及面内均匀性变差。 而且，在外延生长过程中，层错的出现会影响器件层的质量，这就需要对工艺进行精细调整[51]。为便于转移而制造双层多孔结构同样需要对工艺进行精心的精细调整。 这些因素共同构成了一系列复杂的步骤，每个步骤都需要进行自身的精细调整，从而进一步使整个工艺变得更加复杂。因此，多孔硅外延转移（Eltran®）方法由于其所需的多个工艺步骤以及内在的复杂性，带来了成本高和成品率低的相关问题。由于这些挑战，利用多孔硅外延转移（Eltran®）方法生产绝缘体上硅（SOI）晶圆的情况已基本停止。 键合硅上绝缘体（BSOI）/键合与蚀刻回退绝缘体上硅（BESOI） 制造方法及历史 键合硅上绝缘体（BSOI）工艺于20世纪80年代被研发出来。该技术涉及在一块或两块晶圆上形成通过热生长或沉积得到的氧化物，然后将这些带有亲水性氧化物表面的晶圆直接键合，以此来制造绝缘体上硅（SOI）晶圆（图3c）[54]。通过对绝缘体上硅（SOI）晶圆进行退火来调控两者之间的粘附力。器件层的减薄成型是通过研磨、湿法或干法化学工艺来实现的[55]。键合硅上绝缘体（BSOI）方法主要用于制造厚度在10到100微米之间的器件层[56]。然而，当用于制造更薄的器件层时，其均匀性会变差。 键合与蚀刻回退绝缘体上硅（BESOI）工艺通过在键合前设置蚀刻停止层，能够在诸如化学蚀刻等减薄过程中形成均匀的薄器件层（图3d）[57]。这通常是通过向晶圆中注入高剂量的硼来形成蚀刻停止层，或者通过外延在硼（B）掺杂表面上形成器件层来实现的[38]。蚀刻停止层也可以通过锗（Ge）或者锗（Ge）与硼（B）的组合来建立[47]。晶圆键合之后进行减薄操作，接着进行选择性蚀刻，直至蚀刻到蚀刻停止层为止。最后，去除蚀刻停止层来制造绝缘体上硅（SOI）晶圆。刚蚀刻后的键合与蚀刻回退绝缘体上硅（BESOI）会体现出蚀刻停止层的粗糙度。因此，会采用诸如氢退火之类的方法来使其表面变得光滑（图3e）[47]。利用这些技术，可以制造出尺寸达300毫米的绝缘体上硅（SOI）晶圆。在键合硅上绝缘体（BSOI）工艺中，由于器件层是由硅晶圆制造而成的，所以其具有相对较低的缺陷密度和较高的质量。此外，因为在制造过程中晶圆需要进行减薄处理，所以对于制造器件层厚度远大于10微米的绝缘体上硅（SOI）晶圆来说，这是比较有利的。键合硅上绝缘体（BSOI）工艺和键合与蚀刻回退绝缘体上硅（BESOI）工艺都能够以工业规模批量生产带有单晶硅器件层的大直径晶圆。 ### 挑战 键合硅上绝缘体（BSOI）工艺和键合与蚀刻回退绝缘体上硅（BESOI）工艺都会因键合后对硅进行减薄而产生大量的材料浪费。因此，虽然其他绝缘体上硅（SOI）晶圆制造方法允许供体晶圆重复使用，但键合硅上绝缘体（BSOI）工艺和键合与蚀刻回退绝缘体上硅（BESOI）工艺却无法实现晶圆的重复利用。就键合硅上绝缘体（BSOI）工艺而言，在机械研磨过程中还存在晶圆受损的情况。 前文所阐述的每种制造方法的优势和局限性已汇总于表1中。表 1 绝缘体上硅（SOI）晶圆制造方法的优势与挑战当前绝缘体上硅（SOI）晶圆的生产主要依赖离子注入、键合以及后续加工处理。基于此，表2概述了每种制造方法所需的工艺步骤。虽然要对每种制造方法的各工艺步骤进行精确的成本比较颇具挑战性，但每种方法所需的工艺步骤数量可以间接估算与之相关的成本。 绝缘体上硅（SOI）晶圆的加工方式大体上与传统硅晶圆相同。然而，由于埋氧（BOX）层上存在薄的器件层，掺杂工艺方面的考量就变得十分重要了。具体而言，绝缘体上硅（SOI）晶圆需要对掺杂深度和掺杂分布进行精确控制[59]。此外，诸如通过浅沟槽隔离（STI）技术实现晶体管隔离以及热处理过程中热导率差异等因素，都会对掺杂工艺的优化产生重大影响。在对绝缘体上硅（SOI）晶圆进行掺杂时，这些考量因素对于确保掺杂的均匀性和效率至关重要。 在绝缘体上硅（SOI）晶圆中，对其结构进行表征至关重要，因为这会对器件制造产生重大影响。通常，会采用诸如反射测量法和椭偏测量法等光学方法来进行这些测量[63 - 65]。这些技术依靠将测量数据与预先计算好的多层模型进行拟合，以提取各层的厚度。对于光学常数明确且具有原子级锐利、光滑界面的绝缘体上硅（SOI）晶圆，它们尤为有效。 除了测量器件层和埋氧（BOX）层厚度的重要性之外，对缺陷进行表征同样关键，因为缺陷会对器件的性能和成品率产生不利影响。器件层中的缺陷（往往横跨几十微米并贯穿整个层）可能因硅空位的聚集而产生[66]。这类缺陷会通过氢氟酸（HF）蚀刻这一过程导致下方埋氧（BOX）层被蚀刻，进而形成氢氟酸缺陷（图4a）[60, 67]。对这些氢氟酸缺陷进行评估至关重要，因为它们会显著影响所制造的器件。此外，还可以利用西科（Secco）蚀刻技术（重铬酸钾\(K_2Cr_2O_7\)：水\(H_2O\)：氢氟酸\(HF\)）来评估器件层的质量[61, 68]。硅晶格网络中缺陷所产生的应力会促进局部蚀刻，从而形成蚀刻坑（图4b）。随着蚀刻时间的增加，这些蚀刻坑会扩大并贯穿器件层。与氢氟酸缺陷的情况类似，下方的埋氧（BOX）层会使用氢氟酸蚀刻（图4c）。然后通过光学方法对这些蚀刻坑进行测量，以确定晶圆内西科缺陷的密度。 器件层中的残余应力会影响集成电路（ICs）和微机电系统（MEMS）器件的性能。这种残余应力主要是基于变形来进行测量的。首先，可以通过将使用轮廓仪测量得到的曲率代入斯托尼（Stoney）方程来确定器件层的残余应力[69]。类似地，通过对绝缘体上硅（SOI）晶圆的背面进行蚀刻以释放器件层，然后使用白光干涉仪测量其变形，再将其与理论公式进行对比，就可以对残余应力进行表征[70]。最近，通过制造微机电系统（MEMS）悬臂梁并测量其变形，随后将其与理论预测值进行对比，实现了对残余应力的表征[71]。 对于绝缘体上硅（SOI）晶圆来说，表面粗糙度在微纳制造工艺中也很重要。表面粗糙度通常是使用原子力显微镜（AFM）来测定的，会对几平方微米的随机区域进行成像[69]。然后从该图像中得出均方根（RMS）粗糙度。市面上销售的绝缘体上硅（SOI）晶圆的均方根粗糙度约为0.2纳米，与标准硅晶圆的情况相近。
图4 a. 23纳米直拉法（Cz）绝缘体上硅（SOI）晶圆氢氟酸（HF）缺陷的倾斜扫描电子显微镜（SEM）图像。经爱思唯尔（Elsevier）许可，转载自[60]。 b. 绝缘体上硅（SOI）晶圆上西科（Secco）缺陷的光学图像。 c. 绝缘体上硅（SOI）中缺陷描绘过程示意图：（左图）缺陷的初始位置；（中图）缺陷蚀刻溶液在缺陷部位优先蚀刻；（右图）浸入氢氟酸后，缺陷下方的埋氧（BOX）层溶解。经爱思唯尔（Elsevier）许可，转载自[61]。 d.（左图）伪金属氧化物半导体场效应晶体管（pseudo-MOSFET）、（中图）霍尔效应以及（右图）四点探针的示意图配置。经爱思唯尔（Elsevier）许可，转载自[62]。 一种用于超薄器件层电学表征的重要方法是伪金属 - 氧化物 - 半导体场效应晶体管（pseudo - MOSFET）技术[72 - 74]。该技术利用了绝缘体上硅（SOI）晶圆的反型金属 - 氧化物 - 半导体（MOS）结构，其中硅衬底充当栅极端子，埋氧（BOX）层用作栅极氧化物（图4d左侧）。器件层被选择性地蚀刻以形成一个岛状结构，并且使用两个探针来确定源极和漏极。这些探针必须与岛状结构的端部保持足够的距离，并且其直径要远小于沟道长度。这种方法的一个显著优点是能够在不需要诸如掺杂或热处理等制造工艺的情况下操作和分析金属 - 氧化物 - 半导体场效应晶体管（MOSFET）的特性。伪金属 - 氧化物 - 半导体场效应晶体管（pseudo - MOSFET）的操作方式与完全加工后的背沟道金属 - 氧化物 - 半导体场效应晶体管（MOSFET）类似。因此，可以使用标准的参数提取方法来确定材料参数，如阈值电压和平带电压、电子和空穴迁移率、界面陷阱以及氧化物电荷[75]。所以，它能够表征厚度在10纳米到几微米之间的绝缘体上硅（SOI）的本征特性。 霍尔效应可用于提取迁移率和掺杂浓度[62]。将四个探针连接到用于测量伪金属 - 氧化物 - 半导体场效应晶体管（pseudo - MOSFET）的绝缘体上硅（SOI）晶圆的硅岛（图4d中间）。当垂直于绝缘体上硅（SOI）晶圆施加磁场时，使电流通过其中两个探针，并测量另外两个探针之间的电压。从测量的电压中，可以推导出霍尔电压，进而确定霍尔系数和霍尔迁移率。利用这些参数，可以提取迁移率和掺杂浓度。虽然霍尔效应能够独立提取迁移率和掺杂浓度，但四点探针只有在已知激活掺杂浓度的情况下才能确定体迁移率。在进行测量时，探针以固定的间隔排列（图4d右侧）。当向两个外侧探针施加电流时，测量内侧两个探针之间的电压降，这样就消除了串联电阻。这使得能够测量方块电阻，并且在已知掺杂浓度的情况下，可以推导出体迁移率。前面提到的使用探针的方法与微波反射光电导衰减技术不同，后者以非接触方式表征载流子寿命[76]。当光照射到绝缘体上硅（SOI）晶圆上时，会产生电荷载流子。同时用微波照射会由于这些产生的电荷载流子而导致微波反射发生变化。随着时间的推移，由光产生的电荷载流子会与杂质或缺陷复合，导致反射微波的强度随时间发生变化。电荷载流子的产生效率和微波反射的变化取决于绝缘体上硅（SOI）晶圆内部的光学和电学性质，尤其取决于电荷载流子的密度和迁移率。此外，随着时间的推移，由光产生的电荷载流子会与杂质或缺陷复合。这种复合的速率与半导体的电学特性直接相关，并为杂质或缺陷的存在和分布提供了关键信息。绝缘体上硅（SOI）晶圆凭借其能够简化工艺步骤并提升器件性能的优势，对于未来集成电路（ICs）或微机电系统（MEMS）的制造而言，仍然是一个可行的选择。然而，尽管它具备众多优点，当前绝缘体上硅（SOI）晶圆的生产方式仍有改进的空间。 绝缘体上硅（SOI）晶圆的成本大约比普通硅晶圆高出10到20倍。这种成本差异主要源于大多数制造方法都涉及诸如离子注入、键合以及后处理等多个步骤。此外，像键合和减薄这类工艺通常是针对单个晶圆进行操作的。当下迫切需要新的绝缘体上硅（SOI）晶圆生产方法，这些方法要能够尽量减少或绕过单独操作的步骤，并使大部分工艺能够通过批量制造的方式来完成。 另一个关键的考量因素是开发能够生产具有多个交替的器件层和埋氧（BOX）层的绝缘体上硅（SOI）晶圆的技术。截至目前，要制造多层绝缘体上硅（SOI）晶圆，制造单个绝缘体上硅（SOI）晶圆的工艺需要重复多次。这种重复性的过程极大地推高了多层绝缘体上硅（SOI）晶圆的成本，使其在实际器件中的实际应用变得复杂。如果能开发出一种有别于仅仅重复传统技术的新型生产方法来制造多层绝缘体上硅（SOI）晶圆，那么就可以拓宽可制造器件的范围。
